Đề tài: Tìm hiểu tài liệu: Cơ sở kỹ thuật Điện tử số (Quyển 2) tác giả Vũ Đức Thọ dịch Tài liệu môn Điện tử - Đại học Thanh Hoa Bắc Kinh Nhà xuất giáo dục Chương từ trang 216 đến trang 291 MỤC LỤC HƯƠNG MẠCH DÃY 6.1 Đại cương về mạch dãy Căn đặc điểm khác chức logic cấu trúc mạch điện, mạch số phân loại thành mạch tổ hợp (Combinational Circuits) giới thiệu chương mạch dãy (Sequential Circuits) trình bày chương 6.1.1 Đặc điểm phương pháp miêu tả chức Đặc điểm của mạch dãy Trong mạch số, mạch điện gọi mạch dãy trạng thái đầu ổn định thời điểm xét khơng phụ thuộc vào trạng thái đầu vào thời điểm mà phụ thuộc vào trạng thái thân mạch điện thời điểm trước (trạng thái trong) Mạch dãy có đặc điểm định phải bao gồm Flip Flop để nhớ trạng thái vốn có.Tư tưởng thể thành cấu trúc mạch hình 6-1-1 gợi ý Phuơng pháp miêu tả chức của mạch dãy Theo định nghĩa mạch dãy đây, Flip Flop nghiên cứu chương mạch dãy, trạng thái đầu Q n+1 vốn có Phương pháp miêu tả chức logic Flip Flop thích hợp với mạch dãy nói chung a) Phương trình logic Xét hình 6-1-1, X(x1, x2, …, xi) tín hiệu đầu vào thời điểm xét tn, Z(z1, z2, …, zj) tín hiệu đầu tn, W (w1, w2, …, wk) tín hiệu đầu vào mạch nhớ t n (tức trạng thái FF) Quan hệ tín hiệu biểu thị hàm logic : Z(tn) = F[X (tn),Y (tn)] (6-1-1) Y(tn+1) =F[W (tn), Y(tn) ] (6-1-2) W(tn) =H[X (tn), Y(tn) ] (6-1-3) tn tn+1 hai thời điểm gần Vì y 1, y2, …, ye trạng thái FF cấu trúc mạch nhớ, nên chúng gọi tín hiệu trạng thái hay biến trạng thái tương ứng hàm Y gọi vectơ trạng thái, (6-1-2) phương trình trạng thái với Y(t n+1) trạng thái tiếp theo, Y(tn) trạng thái Tương tự, (6-1-1) phương trình đầu ra, (6-1-3) phương trình kích thích Nói riêng trường hợp Flip Flop, X(t n) = W(tn), Z(tn) = Y(tn) Vì riêng phương trình trạng thái (6-1-2) đủ miêu tả chức logic FF Để phân biệt với mạch dãy nói chung, chương 5, (6-1-2) FF mang tên chuyên biệt phương trình đặc trưng, gọi b) Bảng trạng thái Bảng liệt kê mối quan hệ Z(tn), Y(tn+1) X(tn), Y(tn) gọi bảng trạng thái mạch dãy Riêng FF, bảng trạng thái có tên riêng bảng chức c) Đồ thị trạng thái Đồ thị trạng thái hình vẽ phản ánh quy luật chuyển đổi trạng thái tình hình trạng thái đầu vào, đầu tương ứng mạch dãy d) Đồ thị thời gian Đồ thị thời gian gọi dạng sóng cơng tác Nó biểu thị trực quan mối quan hệ tương ứng với giá trị đầu vào, tín hiệu ra, trạng thái mạch điện thời gian Như sau nói rõ phương pháp trình bày chất phản ánh chức logic mạch dãy theo khía cạnh khác nhau, chúng liên quan chuyển đổi lẫn Có thể tùy ý chọn dùng tùy theo tình hình cụ thể Cũng cần lưu ý thêm bảng Karnaugh miêu tả chức logic mạch dãy cách tiện lợi 6.1.2 Phương pháp phân tích chức mạch logic dãy Nhiệm vụ phân tích tìm bảng trạng thái, đồ hình trạng thái, đồ thị thời gian mạch dãy chi, xác định đặc điểm công tác chức logic Hình 6-1-2 sơ đồ gợi ý q trình phân tích Hình 6-1-2 Sơ đồ gợi ý q trình phân tích mạch dãy Dưới đưa quy trình phân tích bước : 1- Viết phương trình Căn vào mạch điện cho, viết phương trình định thời, phương trình đầu ra, phương trình kích, tức cơng thức logic tín hiệu định thời (đồng hồ), tín hiệu đầu tín hiệu đầu vào 2- Tìm phương trình trạng thái Thay phương trình kích thích vào phương trình đặc trưng Flip Flop tương ứng, ta tìm phương trình trạng thái mạch điện tức phương trình trạng thái Flip Flop Vì trạng thái mạch dãy nhớ Flip Flop cấu trúc tạo mạch dãy mà có khả nhớ 3- Tính tốn Đưa tất tổ hợp trạng thái tín hiệu đầu vào phương trình trạng thái phương trình đầu ra, tiến hành tính tốn, tìm trạng thái tín hiệu đầu tương ứng Ở có điều ý : − Điều kiện định thời tích cực phương trình trạng thái − Trạng thái mạch điện, tức tổ hợp trạng thái FF cấu trúc nên mạch xét − Khơng bỏ sót tổ hợp trạng thái tín hiệu đầu vào − Căn vào giá trị ban đầu cho (hoặc tự cho) trạng thái tín hiệu đầu vào mà tính tốn trạng thái 4- Vẽ đồ hình trạng thái (hoặc bảng trạng thái, đồ thị thời gian) Xem xét kết tính tốn, vẽ đồ hình trạng thái.Ở cần ý điều : − Chuyển đổi trạng thái từ đến tiếp theo, từ đến tại, từ đến − Tín hiệu đầu hàm số trạng thái tại, hàm số trạng thái − Vẽ đồ thị thời gian cần lưu ý FF chuyển đổi trạng thái tương ứng với sườn kích xung đồng hồ xuất Quy trình bước chung, không bắt buộc phải tuân theo máy móc, mà nên vận dụng linh hoạt tình cụ thể 6.2 BỘ ĐẾM 6.2.1 Đặc điểm phân loại đếm Đặc điểm Đếm khả nhớ số xung đầu vào, mạch điện thực thao tác đếm gọi đếm Đếm thao tác quan trọng Vậy đếm sử dụng vô rồng rãi, từ thiết bị đo thị số đến máy tính điện tử số loại lớn, hệ thống số đại diện đếm Phân loại Căn vào khác biệt tình chuyển đổi trạng thái Flip Flop đếm, người ta phân biệt thành loại lớn : đếm đồng đếm dị Trong đếm đồng bộ, Flip Flop chịu tác động điều khiển xung đồng hồ nhất, xung đếm đầu vào Vậy chuyển đổi trạng thái chúng đồng Bộ đếm dị khác, có Flip Flop chịu tác động điều khiển trực tiếp xung đếm đầu vào, có FF chịu tác động điều khiển xung đầu FF khác (có vai trò định thời xung đồng hồ) Vậy chuyển đổi trạng thái FF không lúc tức dị Căn vào khác biệt hệ số đếm đếm, người ta phân thành loại : Bộ đếm nhị phân đếm thập phân, đêm N phân Nếu gọi n chữ số vị trí mã nhị phân, (cũng tức số Flip Flop có đếm), gọi N số trạng thái tích cực (cũng tức trạng thái mã hóa dùng lập mã) đếm nhị phân N = n đếm thập phân N = 10 Bộ đếm nhị phân đếm thập phân trường hợp riêng đếm N phân Ta thường gọi N dung lượng đếm độ dài đếm, hệ số đếm Căn tác động xung đếm đầu vào mà số đếm đếm tăng hay giảm mà người ta phân thành loại : Bộ đếm thuận, đếm nghịch, đếm thuận nghịch (Bộ đếm thuận : Up Counter, đếm nghịch : Down Counter) 6.2.2 Bộ đếm đồng Bộ đếm nhị phân đồng Bộ đếm nhị phân đồng nói chung cấu trúc Flip Flop T a) Bộ đếm thuận nghịch nhị phân đồng Cấu trúc mạch : Hình 6-2-1 đếm thuận nhị phân đồng chữ số Bộ đếm cấu trúc 4FFJK nối thành loại T cổng NAND, CP xung đếm đầu vào có đầu Q, FF Nguyên lý làm việc Hình 6-2-1 Bộ đếm nhị phân đồng chữ số Viết phương trình Phương trình định thời : CP1 = CP2 = CP3 = CP4 = CP (6-2-1) Xung đồng 4FF xung đếm đầu vào Trong mạch dãy đồng bộ, xung đồng hồ FF giống nhau, mạch điện chuyển đổi trạng thái, điều kiện định thời nói chung bảo đảm, nên phương trình định thời thường khơng cần viết Phương trình đầu khơng cần viết khơng có tín hiệu đầu khác ngồi Q, − Phương trình kích (6-2-2) − Tìm phương trình trạng thái Phương trình đặc chưng Flip Flop TQn+1 = Tn + Qn Thay phương trình kích vào phương trình đặc trưng, ta có : (6-2-3) Tính tốn Giả định tạng thái Qn4Qn3Qn2Qn1 tuần tự, thay vào phương trình trạng thái (6-2-3), ta bảng kết 6-2-1, trạng thái Qn 0 0 0 0 1 1 Qn3 0 0 1 1 0 Qn 0 1 0 1 0 Qn1 1 1 0 Q4n+1 0 0 0 1 1 Q3n+1 0 1 1 0 0 Q2n+1 1 0 1 0 1 Q1 1 Vẽ đồ hình trạng thái Từ bảng 6-2-1 ta vẽ đồ hình trạng thái, hình 6-2-2 1 Nhận xét thấy hình 6-2-2, ta thấy mạch điện 6-2-1 làm việc đếm nhị phân đồng chữ số 1 Hình 6-2-2 Đồ hình trạng thái của đếm Bảng 6-2-1 : Kết tính tốn Đặc điểm Đặc điểm đếm nêu rõ tên “bộ đếm nhị phân đồng chữ số’ Dưới trình bày thêm chuyển vị đếm Chuyển vị song song Mạch điện 6-2-1 thực chuyển vị song song Khái niệm chuyển vị dùng cộng đủ, tổng số với 0, chuyển vị (nhớ) lên số có trọng số lớn Từ góc độ phép cộng số nhị phân mà xét, q trình cơng tác đếm nói khơng ngừng cộng số vào số có trọng số bé nhị phân, đồng thời chuyển vị nên số có trọng số lớn hơn, kích FF tương ứng chuyển đổi trạng thái Phương thức chuyển vị mạch song song mạch hình 6-2-1 thể chỗ tín hiệu chuyển vị (nhớ) từ đầu Q FF đưa đến đầu vào FF trọng số lớn có trễ truyền đạt hai cấp cổng 2tpd Xét thêm yêu cầu CP trì mức cao t WH yêu cầu thời gian chuyển FF t phl, chu kì đếm ngắn đếm (tức khoảng thời gian cực tiểu hai sườn âm xung đếm liền kề) : TMIN = 2tpd + tphl + tWH (6-2-4) Vậy tần số cao đếm fMAX = (6-2-5) Nhược điểm phương thức chuyển vị song song phụ tải FF không nhau, FF trọng số bé phụ tải nặng, FF trọng số lớn đầu vào chuyển vị Chuyển vị mạch nối tiếp Xét hình 6-2-3 phương thức chuyển vị nối tiếp khơng có khuyết điểm nói phương thức chuyển vị song song, vậy, thời gian chuyển vị từ số lượng bé đến số lượng lớn lại kéo dài Giả sử có n trọng số, Hình 6-2- 3: Bợ đếm thuận đồng chuyển vị nối thời gian chuyển vị tiếp thời gian tín hiệu chuyển vị qua 2(n-2)cổng để từ FF trọng số bé đến FF trọng số lớn Do tần số cực đại đếm chuyển vị nối tiêp tương đối thấp fMAX = (6-2-6) b) Bộ đếm nghịch nhị phân đồng Sơ đồ logic Hình 6-2-4 Hình 6-2- Bộ đếm nghịch nhị phân chuyển vị song song đồng chữ số Tương tự trên, dùng phương pháp phân tích để tìm đồ hình trạng thái Hình 6-2-5 Hình 6-2- Đờ hình trạng thái của đếm nghịch So sánh hình 6-2-4 với hình 6-2-1 ta thấy khác biệt đếm nghịch so với đếm thuận đầu (đảo) FF cung cấp tín hiệu chuyển vị Vậy từ đếm thuận sẵn có, ta tháo dây nối đầu Q, đấu đầu , ta có đếm nghịch c) Bộ đếm thuận nghịch nhị phân đồng Kiểu mạch có đầu vào điều khiển đếm thuận, đếm nghịch Hình 6-2-6a) Chuyển vị song song Hình 6-2-6b) Chuyển vị nối tiếp Hình 6-2-6 đếm thuận nghịch nhị phân đồng có đầu vào điều khiển xét sơ đồ hình 6-2-6 Ta thấy đếm gồm đếm thuận đếm nghịch gộp lại với nhau, có thêm số cổng điều khiển Tín hiệu điều khiển đếm thuận đếm nghịch thông qua cổng điều khiển để thực điều khiển đếm thành đếm thuận hay đếm nghịch Sử dụng phương pháp phân tích logic ta tìm đồ hình trạng thái hình 6-2-7 Bộ đếm dây, ngồi đầu vào đếm CP , có đầu vào điều khiển đếm thuận nghịch Vậy gọi đếm thuận nghịch nhị phân đồng kiểu có đầu vào điều khiển thuận nghịch Trong đồ hình trạng thái, số dấu gạch xiên biểu thị trị số tín hiệu M điều khiển thuận/nghịch tương ứng M = 1/10 Hình 6-2- Đồ hình trạng thái của đếm thuận nghịch a) Khi M =1 ; b) Khi M = 0; c) Khi gộp M= 0,1; Kiểu mạch có đầu vào xung đồng hồ Hình 62-8 Bộ đếm thuận nghịch đầu vào xung đồng hồ 10 Viết mã nhị phân SN Tìm logic phản hồi để xóa – biểu thức Rd Vẽ sơ đồ logic b) Công thức logic phản hồi để xóa - Logic phản hồi để xóa biểu thức hàm số đầu xóa dị Rd đếm IC Rd = = (6-2-31) Trong công thức : P mã trạng thái S N , tích giá trị Q FF trạng thái tương ứng SN Trong mã trạng thái SNcòn bao gồm , tích giá trị cua FF trạng thái O tương ứng SN Nhưng đếm N phần sử dụng logic phản hồi để xóa, mã nhị phân Sn+1 , Sn+2 ,…… , không dùng nên lợi dụng để đơn giản hóa hàm logic ( tối thiểu hóa), kết bị bỏ cả: P= = (6-2-31) Bây dùng bảng Karnaugh biến hàm ví dụ để thuyết minh đắn (6-232) N = : SN =S4 = 100 ; SN = P4 = m5 +m7 dùng để tối thiểu hóa N = : SN =S5 =110 ; PN =P5 = m6 , m7 dùng để tối thiểu hóa N = : SN =S6 =110 ; PN =P6 = m7 dùng để tối thiểu hóa N = : SN =S7 =111 ; PN =P7 = không đơn giản hóa Ví dụ đơn giản minh họa (6-2-23) xác Nếu dùng bảng Karnaugh biến , biến thấy (6-2-32) c) Ví dụ Ví dụ 6-2-1 : Hãy dựng đếm N=12 đếm thuận nhị phân đồng số 1- Viết mã nhị phân SN N=12 SN=S12=1100 2- Tìm logic phản hồi để xóa Rd = = 3- Vẽ sơ đồ logic 30 Phương pháp tồn hai vấn đề : − − Trạng thái độ SN = cực ngắn Độ tin cậy phản hồi xóa tương đối Vấn đề trạng thái độ SN Theo tư tưởng đây, đếm N SO, đến lúc đạt số đếm SN-1 thêm xung đếm bắt đầu phải lập Hình 6-2- 35 Bộ đếm N = 12 tức bị xóa O Thực tế mạch điện phản hồi để xóa khơng O 6.2.5 Thiết kế đếm dị Dưới chọn phương pháp mạch nhiều phương pháp thực thiết kế đếm dị Nói chung mạch đếm dị đơn giản nhiều đếm đồng a) Các bước - Phân tích yêu cầu thiết kế, xác định đồ hình trạng thái ban đầu - Xác định số lượng phân loại hình FF, chọ lựa mã hóa trạng thái - Vẽ đồ thị dạng song, phương trình ra, kiểm tra tự khởi động - Tìm phương trình kích - Vẽ sơ dồ logic b) Ví dụ thiết kế Ví dụ 6-6-4 : thiết kế đếm thập phân nhị Bài giải: Phân tích yêu cầu thiết kế, xây dựng đồ thị trạng thái ban đầu : N = 10 sử dụng 10 trạng thái S0, S1, …,S9 CP Xung đếm Bộ đếm thuận dị C Chuyển dị 31 a) Mơ hình đếm u cầu Hình 6-6-18 Bộ đếm thập phân dị /0 S0 /0 S1 /0 S2 S3 /0 S4 /1 /0 S9 Chọn lựa mã hóa S8 /0 S7 S6 /0 S5 /0 /0 a) Đồ hình trạng thái ban đầu trạng thái Vì 2n N = 10 n = 4, chọn Filp Flop D Chọn mã 8421, Q4 Q3 Q2 Q1 S0 = 0000, S5 = 0101, S1 = 0001, S6 = 0110, S2 = 0010, S7 = 0111 / 000 / 000 S3 = 0011, S8 = 1000, / 001 S4 = 0100 S9 = 1001 / 0011 010 / / 100 100 / 0111 / 0110 / 010 / Hình 6-6-19 Đồ hình trạng thái (sau mã hóa) 32 Chọn xung đồng hồ Khi vẽ dạng song cần lưu ý điểm : - Quy luật chuyển đổi trạng thái FF đồ hình trạng thái định Thời điểm lật tương ứng sườn kích xung đồng hồ - Vẽ xung đồng hồ CP phải xấp xỉ lớn N Mục đích việc lưu ý thứ để phản ánh tồn tình làm việc bình thường đếm, đạt đến đầy đủ yêu cầu thiết kế 10 CP Q1 Q1 Q2 Q2 Q3 Q3 Q4 Q4 C Hình 6-6-20 Dạng sóng đếm thuận Từ chức logic FF ta biết ằng phương trình đặc trưng có điều kiện cần xuất hiên xung đồng hồ Trong đồ thị dạng sóng, chỗ u cầu FF lật phải cung cấp xung đồng hồ với sườn kích thíc hợp Vậy vào hình 6-6-20 hình 6-6-19, ta chọn : CP1, CP2, CP3, CP4 xung đồng hồ tương ứng Flip Flop F1, F2, F3, F4 Khi thỏa mãn yêu cầu chuyển đổi trạng thái số xung đồng hồ tốt Ví dụ, F3 chẳng hạn, xung đồng hồ CP, , Nhưng so sánh chúng với nhau, nên chọn CP3 = số lần biến đổi Đối với F4, khơng nên chọn , Vì lật từ 0, yêu cầu phải có sườn dương kích F Vậy dung CP, ta chọn số lần biến đổi Dưới giải thích them luận điểm : “Dưới tiền đề thỏa mãn yêu cầu chuyển đổi trạng thái số xung kích trạng thái tốt” Nếu xung đồng hồ u cầu kích (điều khiển đầu vài đồng bộ) đơn giản Giả sử khơng có xung đồng hồ khơng cần điều khiển, FF trì khơng thay đổi ngun trạng Giả sử cần có xung đồng hồ cần chuyển đổi trạng thái xác định phương trình kích kiểu Filp Flop T’ Giả sử cần có xung đồng hồ lúc không cần chuyển đổi trạng thái cần phải them điều kiện 33 đầu vào đồng để đảm bảo FF không lật lúc Vậy xung đồng hồ nhiều kết cấu mạch điện đếm rõ ràng phức tạp Tìm phường tình trạng thái, phương trình ra, kiểm tra tự khởi động a) Tìm phương trình trạng thái phương trình trạng thái 00 01 11 10 của mối FF 00 0001 0010 0100 0011 Hình 6-6-21 bảng Karaugh trạng 01 0101 0110 1000 0111 thái đếm Cần lưu ý 11 x x x x xét trạng thái Flip Flop nào, ngồi trạng thái khơng 10 1001 000 x x dùng, trạng thái không kèm kích xung đồng hồ, chúng tối thiểu hóa Ví dụ : trạng thái F4, ngồi trạng thái Hình 6-6-21 Bảng Karnaugh của trạng thái không dùng S10 ÷ S15 = 1010 ÷ của đêm 1111, trạng thái khơng thỏa mãn điều kiện kích thích : Đều dùng để tối thiểu hóa Nếu Q bất biến lật từ sang bất biến lật từ sang khơng thỏa mãn điều kiên kích thích Xem xét hình 6-6-19, ta thấy S0, S1, S4, S6, S8 trạng thái khồn kèm kích (sườn dương) CP Xem hình 6-6-22a Hình 6-6-22b bảng Karnaugh giải thích tương tự (lưu ý CP = CP4) Hình 6-6-22 Bảng Karnaugh trạng thái 00 01 11 10 00 01 11 10 00 x 0 x 00 x x 01 x x 01 x x 11 x x x x 11 x x x x 10 x x x 10 x x x (a) (b) Tối thiểu hóa bảng Karnaugh hình 6-6-22 ta có : (6-6-10) Đối với F3, CP3 = (6-6-9), đối chiếu đồ hình trạng thái hình 6-6-19, trạng thái dùng xử lí tối thiểu hóa : Khơng dùng : S10 ÷ S15 34 bất biến : S0, S2, S4, S6, S8, S9 từ lật sang (Q2 từ sang 1) : S1, S5 Hình 6-6-23 : Bảng Karnaugh của trạng thái 00 01 11 10 00 01 11 10 00 x x x 00 0 01 x x x 01 0 11 x x x x 11 x x x x 10 x x x x 10 x x (a) (b) Tối thiểu hóa bảng Karnaugh hình 6-6-23 ta có : (6-6-10) Ta giải thích việc dùng trạng thái khơng kèm kích xung đồng hồ để tối thiểu hóa sau : Căn đặc điểm chức logic Flip Flop, biết trạng thái hàm số đầu vào trạng Trạng thái đếm biểu thị trạng thái Flip Flop cấu trúc đếm Vậy trạng thái FF hàm số cảu đầu vào trạng đếm Khi bọ đếm chuyển đổi tác động tín hiệu đầu vào, giải sử Flip Flop Fi khơng có kích xung đồ hồ trạng thái F i bất biến () Xét ví dụ hình 6-6-21, trạng , CP đến, trạng thái , Q từ sang 1, từ sang Vì Flip Flop D kích sườn dương dùng mạch này, mà CP = CP2 = , nên F4, F2 khơng có kích, S0 dùng tối thiểu hóa b) Tìm phương trình : 35 Hình 6-6-23 : Bảng Karnaugh của chuyển vị C Tối thiểu hóa ta có : 00 01 11 10 00 x x x 01 x x x 11 x x x x 10 x x x x (6-6-12) c) Kiểm tra khả tự khởi động : Sử dụng phương trình trạng thái phương trình để phân tích hướng chuyển đổi trạng thái khơng dùng : Hình 6-6-24 : /0 Tình chuyển đổi trạng Thái không dùng /1 1010 1011 0100 /0 1110 1111 Bảng 6-6-25 : TÌNH HUỐNG CHUYỂN ĐỔI CỦA TRẠNG THÁI KHÔNG ĐƯỢC DÙNG C 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 0 1 CP1 CP1 CP2 CP3 CP4 CP1 CP1 CP2 CP4 CP1 CP1 CP2 CP3 CP4 Xem xét hình 6-6-25 bảng 6-6-5 ta thấy đếm thiết kế tự khởi động Tìm phương trình kích Xác định số lượng chủng loại FF, chọn lựa mã hóa trạng thái Vì 2n ≥ N = 10 Vậy n = 4, chọn Flip Flop D ; chọn mã 8421 / / / / 36 000 0 000 0 001 0011 010 / / 100 100 / 0111 / 0110 010 / / Hình 6-6-28 Đồ hình trạng thái đếm nghịch ( sau mã hóa) Hình 6-6-29 Dạng sóng đếm nghịch Chọn xung đồng hồ (6-6-14) Tìm phương trình trạng thái Hình 6-6-30 Bảng Karnaugh trạng thái kế tếp đếm nghịch 00 01 11 10 00 0001 0010 0100 0011 01 0101 0110 1000 0111 11 x x x x 10 1001 000 x x 37 00 00 01 x 11 x 10 00 00 x 01 x 11 x 10 x 01 x x 01 x x x 11 x x x x 11 x x x 10 x x 10 x (a) 00 01 11 00 x x 0 x 01 x x 0 11 x x x x 10 x x x (b) (c) Hình 6-6-31 00 00 01 x 11 x 10 01 x x Bảng Karnaugh trạng thái của FF 11 x x x x 10 x x Tối thiểu hóa bảng Karnaugh hình 6-6-31 : (6-6-15) Tìm phương trình Tối thiểu hóa bảng Karnaug hình 6-6-32 ta có : (6-6-16) 00 00 01 x 11 x 10 01 x x 11 x x x x 10 x x Kiểm tra tự khởi động Hình 6-6-32 Bảng Karnaugh trạng thái của chuyển vị B Bảng 6-6-6 : TÌNH HUỐNG CHUYỂN ĐỔI CỦA TRẠNG THÁI KHÔNG ĐƯỢC DÙNG 38 B 1 1 1 0 1 1 1 0 1 / 101 1 1 1 1 / 101 1111 1 1 / 001 /0 1111 0 / 110 / 110 1 1 0 0 0 CP1 CP2 CP4 CP1 CP1 CP2 CP3 CP4 CP1 CP1 CP2 CP4 CP1 Từ bảng 6-6-6 hình 6-6-33 ta thấy đếm tự khởi động 0111 Hình 6-6-31 Tình chuyển đổi trạng thái khơng dùng Tìm phương trình kích : (6-6-17) Vẽ sơ đồ logic Hình 6-6-34 : đếm ngịch thập phân dị 39 Phương pháp thiết kế áp dụng cho mạch dây dị nói chung Chỉ cần ý đặc thù việc chọn xung đồng hồ ví dụ, tình tín hiệu đầu vào biến đổi ngẫu nhiên khó vẽ đồ thị dạng sóng là, việc chon xung đồng hồ cho FF đếm theo dạng sóng vơ cung phức tạp nhiên phương pháp thiết kế mạch dây dị khơng gặp khó khan chưa tìm 6.2.1 Thiết kế mạch dãy Thiết kế mạch dãy nói chung so với thiết kế đếm có ba vấn đề đặc biệt sau a) Xây dụng đồ hình trạng thái tương đối khó khan Thơng thường u cầu thiết kế ngơn ngữ thơng thường, vấn đề logic cụ thể mạch dây Trong vấn đề hàm chứa liệu nà cần nhớ, biểu thi cách thành trạng thái mạch dãy, tồn quan hệ logic hiên trạng đầu vào đầu trạng thái từ làm xây dựng đò hình trạng thái cơng việc phân tích cụ thể đối vớ vấn đề cụ thể chưa có quy trình Chỉ riêng đếm vấn đề rõ ràng b) Cần tối thiểu hóa trạng thái Từ yêu cầu thiết kế xây dựng đồ hình trạng thái thường có nhiều trạng thái thừa trạng thái mạch dãy Flip Flop nhớ thể trạng thái nhiều số FF cần dùng nhiều Nếu thiết kế đảm bảo yêu cầu đề ra, mong muốn trạng thái tốt Chỉ riêng đếm rõ ràng đến : đếm N có N trạng thái, khơng có vấn đề tối thiểu hóa trạng thái với đếm c) Việc chọn lựa mã hóa trạng thái không dễ đếm Quan hệ trạng thái mạch dãy tương đối phức tạp Mà việc chọ lựa mã hóa trạng thái liên quan đến tính phức tạp phương trình trạng thái phương trình ra, ảnh hưởng tính kinh tế phương án khả thi Cho nên thương nghiên cứu, cân nhắc, so sánh, làm lại để có thiết kế tối ưu Hiện chưa có quy trình việc chọn lựa mã hóa trạng thái Chỉ riêng bọ đếm quan hệ trạng thái tương đối đơn giản, có loại mã đếm thường dùng, phương án mã hóa dễ chọn Trên quan điểm người sử dụng IC mạch dãy, biết phương pháp chung đủ Dưới ta xét mơt ví dụ thiết kế mạch dãy : Ví dụ 6-6-6 : Thiết kế giám sát liệu nối tiếp Yêu cầu giám sát : số bít lên tục ≥ đầu (các trương hợp khác cảu đầu vào có giá trị đầu ra) Bài giải : a) Phân tích mạch yêu cầu thiết kế, xây dựng đồ hình trạng thái ban đầu Gọi số bít len tục đầu vào m m = ứng với trạng thái S0 m = ứng với trạng thái S1 40 m = ứng với trạng thái S2 m ≥ ứng với trạng thái S3 Vậy mạch cần trạng thái khác Căn yêu cầu thiết kế, vẽ đồ hình trạng thái ban đầu hình 6-6-35 Trong hình kí hiệu X/Z với X đầu vào, Z đầu Hình 6-6-35 cho thấy rằng, mạch điện trạng thái ban đầu S0, giả sử đầu vào có bít đầu vào trạng thái S1 Giả sử đầu vào có bít đầu trạng thái S2 Giả sử đầu vào có đầu trạng thái S2 Giả sử đầu vào có bít Hình 6-6-35 trạng thái S0 (tức trạng Đồ hình trạng thái ban đầu của giám sát thái ban đầu) Nếu trạng giám sát S2, giả sử đầu vào có bít 1, tức la đủ bit liền đầu trạng thái S 3, giả đầu vào có bít đầu trạng thái S0 Nếu trạng giám sát S 3, giả sử đầu vào có bít đầu trạng thái không thay đổi, tức trạng thái S 3, giả sử đầu vào có bít đầu trạng thái S0 b) Tiến hành tối thiểu hóa trạng thái Gộp hai trạng thái tương đương Trạng thái tương đương trạng thái diều kiên đầu vào có chùng giá trị logic đầu có trạng thái Vậy trạng thái tương đương lặp lại nên gộp Để xem xét có trạng thái tương đương khơng, từ hình 6-6-35 ta xây dựng bảng trạng thái 6-6-7 Bảng 6-6-7 : CÁC TRẠNG THÁI BAN ĐẦU CỦA BỘ GIÁM SÁT Trạng thái kế tiếp/ đầu Trạng thái S0 S1 S2 S3 Đầu vào X=0 S0/0 S1/0 S2/0 S3/0 X=1 S0/0 S1/0 S2/1 S3/1 41 Nhận xét bảng 6-6-7, ta thấy trạng thái S2, S3 tương đương Sau tiến hành tối thiểu hóa trạng thái ta đồ hình trạng thái hình 6-6-36 Hình 6-6-36 Đồ hình trạng thái sau tối thiểu hóa c) Xác định số lượng chủng loại FF, chọn lựa mã hóa trạng thái Vì 2n ≥ N = Vậy n = chọn Flip Flop D FF có trạng thái 00, 01, 10, 11 – Trong nhiều cách mã hóa khả dĩ, chọn S0 = 00, S1 = 01, S2 = 11 Về sau ta xét xem mạch điện có tự khởi động khơng đơn giản chưa d) Tìm phương trình trạng thái phương trình Hình 6-6-32 Bảng Karnaugh trạng thái kế tiếp/ đầu 00 00/0 01 00/0 11 00/0 10 x 01/0 11/0 11/1 x X Trạng thái 10 không dùng, q trình tối thiểu hóa càn xử lí để đạt kết sau : (6-6-18) (6-6-19) 42 e) Tìm phương trình kích (6-6-20) f) Vẽ sơ đồ logic Hình 6-6-38 Bộ giám sát dữ liệu nối tiếp Thiết kế mạch dãy dùng PLA (PLA – programmable logic Arrays – Các mảng logic lập trình) cổng FF phần tử cấu trúc nên mạch dãy Chương giới thiệu PLA Ta sử dụng mảng lgic cổng AND cổn OR dễ dàng cấu trúc mạch điện tổ hợp phức tạp Nếu chip PLA có nhiều FF tiện dùng chip thực hiên hàm dãy, cấu trúc mạch dãy Đấy mặt trọng yếu ứng dụng PLA Sauk hi nắm phương pháp thiết kế mạch dãy, ta sử dụng chip PLA có sẵn cổng AND, OR FF thiết kế mạch dãy TÓM TẮT Khác với mạch logic tổ hợp, mạch logic dãy có tín hiệu đầu phụ thuộc khơng tín hiệu đầu vào thời điểm xét mà vào trạng thái mạch điện sẵn có thời điểm Đây đặc điểm chức logic mạch dãy 43 Để nhớ trạng thái mạch điện, mạch dãy phải có mạch tổn trữ lưu gữi, mà tín hiệ đầu vào đầu định trạng thái đầu Đây đặc điểm cấu trúc mạch dãy Mạch dãy cụ thể thật thiên biến vạn hóa thành rấ nhiều chủng loại Chương nàu giới thiệu số loại mạch dãy điển hình : đếm, nhớ, tạo xung tuần tự, RAM v.v… Đồng thời với việc nắm vững cấu trúc, ngun lí cơng tác đặc điểm mạch dãy đó, phải nắm đặc điểm chung phân tích thiết kế mạch dãy TÀI LIỆU THAM KHẢO [1]- Cơ sở kỹ thuật Điện tử số (Quyển 2) tác giả Vũ Đức Thọ dịch [2]- Tài liệu môn Điện tử - Đại học Thanh Hoa Bắc Kinh Nhà xuất giáo dục 44 ... Đếm khả nhớ số xung đầu vào, mạch điện thực thao tác đếm gọi đếm Đếm thao tác quan trọng Vậy đếm sử dụng vô rồng rãi, từ thiết bị đo thị số đến máy tính điện tử số loại lớn, hệ thống số đại diện... song Mạch điện 6-2-1 thực chuyển vị song song Khái niệm chuyển vị dùng cộng đủ, tổng số với 0, chuyển vị (nhớ) lên số có trọng số lớn Từ góc độ phép cộng số nhị phân mà xét, q trình cơng tác đếm... gây ra, mạch điện rơi vào trạng thái cấm, tác động xung đồng hồ CP, mà mạch điện trở lại trạng thái sử dụng, ta nói mạch điện tự khởi động Dưới tác dụng xung đếm đầu vào, đếm cơng tác tuần hồn