Thiết kế thi công hệ thống giám sát và điều khiển thiết bị bằng GPRS ứng dụng công nghệ FPGA

13 328 0
Thiết kế thi công hệ thống giám sát và điều khiển thiết bị bằng GPRS ứng dụng công nghệ FPGA

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

Header Page of 126 BỘ GIÁO DỤC VÀ ĐÀO TẠO ĐẠI HỌC ĐÀ NẴNG BÙI VĂN THÀNH TRUNG THIẾT KẾ THI CÔNG HỆ THỐNG GIÁM SÁT VÀ ĐIỀU KHIỂN THIẾT BỊ BẰNG GPRS ỨNG DỤNG CÔNG NGHỆ FPGA Chuyên ngành: KỸ THUẬT ĐIỆN TỬ Mã số: 60.52.70 Công trình hoàn thành ĐẠI HỌC ĐÀ NẴNG Người hướng dẫn khoa học: TS NGUYỄN VĂN CƯỜNG Phản biện 1: TS HUỲNH VIỆT THẮNG Phản biện 2: PGS TS NGUYỄN HỮU THANH Luận văn bảo vệ trước Hội đồng chấm Luận văn tốt nghiệp Thạc sĩ Kỹ thuật họp Đại học Đà Nẵng vào ngày 02 tháng 06 năm 2013 TÓM TẮT LUẬN VĂN THẠC SĨ KỸ THUẬT Có thể tìm hiểu luận văn tại: Đà Nẵng – Năm 2013 Footer Page of 126 − Trung tâm Thông tin - Học liệu, Đại học Đà Nẵng Header Page of 126 MỞ ĐẦU ĐỐI TƯỢNG VÀ PHẠM VI NGHIÊN CỨU Vi xử lý nhúng MicroBlaze TINH CẤP THIẾT CỦA DỀ TAI Hệ thống nhúng sử dụng vi điều khiển có ưu tính Hệ điều hành thời gian thực FreeRTOS Công nghệ FPGA ngôn ngữ mô tả phần cứng linh hoạt, độ tin cậy cao giá thành rẻ Nhưng yêu Thực KIT FPGA hãng Xilinx cầu khắt khe đòi hỏi hiệu suất cao phần lớn vi điều khiển Thi công bảng mạch điện tử phần mềm hệ thống không đáp ứng tốc độ tính toán tính linh hoạt Đồng PHƯƠNG PHÁP NGHIÊN CỨU thời, vi điều khiển thực thi nhiệm vụ cách nên cần Thu thập tài liệu, chọn lọc phân tích thông tin liên đến thời gian lâu để hoàn thành nhiệm vụ quan đến nội dung nghiên cứu đề tài FPGA với khả xử lý song song khả tái lập trình Nghiên cứu tài liệu FreeRTOS để viết chương trình cho phép thiết kế hệ thống FPGA linh hoạt tối ưu Do yêu chạy mô nạp lên FPGA KIT cầu khắt khe thời gian, việc sử dụng tài nguyên quan Thi công kiểm tra thực nghiệm mạch in cho trọng việc lập lịch, hệ điều hành thời gian thực (RTOS) đóng khối điều khiển giám sát vai trò quan trọng phát triển hệ thống nhúng Hệ điều hành BỐ CỤC ĐỀ TÀI thời gian thực FreeRTOS hệ điều hành nhỏ gọn Luận văn gồm có chương: đầy đủ tính hệ điều hành thời gian thực Đề tài Chương 1: CÔNG NGHỆ FPGA CỦA XILINX hướng đến xây dựng hệ thống nhúng FPGA với MCU VÀ VI XỬ LÝ MỀM MICROBLAZE Microblaze Xilinx chạy hệ điều hành thời gian thực FreeRTOS Mục đích phần để cung cấp cho để giải toán điều khiển giám sát thiết bị qua GPRS nhìn tổng quan toàn diện công nghệ FPGA, ngôn ngữ mô tả MỤC TIÊU NGHIÊN CỨU phần cứng vi xử lý mềm MicroBlaze hãng Xilinx Giới thiệu Nghiên cứu nhúng MCU Microblaze hệ điều hành thời kiến trúc bản, giao tiếp tín hiệu vi xử lý mềm gian thực FreeRTOS xuống KIT Xilinx Spartan-6 FPGA MicroBlaze SP605 Nghiên cứu, xây dựng bảng mạch điện tử cho hệ thống giám sát điều khiển thiết bị GPRS ứng dụng công nghệ FPGA Thi công phần mềm hệ thống KIT Xilinx Spartan-6 FPGA SP605 Footer Page of 126 Trên sở lý thuyết trình bày để ứng dụng vào phần thiết kế hệ thống cụ thể chương Chương 2: HỆ ĐIỀU HÀNH THỜI GIAN THỰC FREERTOS Header Page of 126 CHƯƠNG Trình bày kiến thức sở lý thuyết liên quan đến khái CÔNG NGHỆ FPGA CỦA XILINX niệm, đặc điểm, tầm quan trọng hệ điều hành thời VÀ VI XỬ LÝ MỀM MICROBLAZE gian thực phổ biến Trình bày quản lý tác vụ, hàng đợi, timer hệ điều hành thời gian thực FreeRTOS Chương 3: THIẾT KẾ PHẦN CỨNG ĐIỀU KHIỂN Nội dung chương tập trung vào việc thiết kế thi công phần cứng hệ thống Chương 4: THIẾT KẾ PHẦN MỀM HỆ THỐNG Trong chương trình bày sơ đồ thuật toán, chương trình đề tài Ngoài ra, chương thực trình tổng hợp 1.1 GIỚI THIỆU VỀ CÔNG NGHỆ FPGA 1.1.1 Tổng quan công nghệ FPGA Công nghệ FPGA cho phép cấu hình lại cấu trúc mạch logic để thay đổi chức hệ thống Khả cho phép nhà thiết kế dễ dàng phát triển, thay đổi chức phần cứng giống thực phần mềm Thiết kế kiểm tra phần cứng nhanh chóng 1.1.2 FPGA hãng Xilinx thiết kế nhúng hệ thống xuống KIT SP605 Xilinx hãng cung cấp FPGA hàng đầu giới với nhiều TỔNG QUAN TÀI LIỆU NGHIÊN CỨU dòng sản phẩm khác Kiến trúc chip FPGA Spartan-6 Tài liệu nghiên cứu tham khảo giảng, hãng Xilinx mô tả hình 1.1 (xem luận văn) báo, luận văn thạc sĩ từ trường đại học, với tài liệu từ a Khối Logic nhà sản xuất trang web b Kết nối cấu hình c Mạch xung clock hệ thống d Các phần tử tích hợp sẵn 1.1.3 Ứng dụng FPGA FPGA ứng dụng điển hình lĩnh vực như: xử lý tín hiệu số, tiền thiết kế mẫu ASIC (ASIC prototyping), hệ thống điều khiển trực quan, phân tích nhận dạng ảnh, nhận dạng giọng nói, mật mã học, mô hình phần cứng máy tính, mô (emulation) FPGA đặc biệt mạnh lĩnh vực ứng dụng mà kiến trúc yêu cầu lượng lớn xử lý song song, đặc biệt mã hóa giải mã FPGA sử dụng ứng dụng cần thực thi thuật toán FFT, nhân chập , thay cho vi xử lý Footer Page of 126 Header Page of 126 1.2 NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG Khối quản lý nhớ MMU 1.2.1 Tổng quát Verilog Giao tiếp Bus Verilog sử dụng phổ biến ngành công nghiệp thiết Các khối xử lý: Đơn vị dấu phẩy động, chia, nhân, kế phần cứng, có khả mô tả mạch số theo mức độ khác khối dịch khối logic số học ALU thực nhau: mức thuật toán, mức ghi mức cổng logic phép toán số học logic 1.2.2 Cấu trúc chương trình kiểu liệu ngôn ngữ Verilog b Kiến trúc nhớ Bộ xử lý MicroBlaze xây dựng theo kiến trúc Harvard a Cấu trúc chương trình Verilog Trong kiến trúc Harvard, truy xuất lệnh truy xuất liệu b Kiểu liệu tách riêng biệt với vùng không gian địa Mỗi không c Câu lệnh ngôn ngữ Verilog gian địa 32 bit (MicroBlaze cung cấp tới 232 byte = 4Gbyte địa d Câu lệnh gán assign truy xuất lệnh liệu) Vùng nhớ lệnh vùng nhớ địa e Câu lệnh always ánh xạ tới ô nhớ vật lý 1.3 LÕI VI XỬ LÝ MỀM MICROBLAZE 1.3.1 Giới thiệu MicroBlaze MicroBlaze lõi vi xử lý mềm 32 bit phát triển hãng MicroBlaze không phân biệt truy cập liệu tới thiết bị ngoại vi tới nhớ c Kiểu liệu MicroBlaze Xilinx [11] Người thiết kế thiết lập thông số cho vi xử lý d Hoạt động ngắt MicroBlaze MicroBlaze kết nối với ngoại vi (UART, GPIO, Ethernet 1.3.3 Các giao tiếp tín hiệu MicroBlaze MAC ) thông qua phần mềm EDK a Giới thiệu chung Lõi vi xử lý MicroBlaze xây dựng theo kiến trúc b Bus xử lý nội PLB Harvard, với tập lệnh thu gọn RISC MicroBlaze có bus riêng c Bus nhớ nội LMB biệt để truy xuất liệu lệnh từ nhớ on-chip nhớ d Bus ngoại vi on-chip OPB thời điểm [11] e Bus AXI 1.3.2 Kiến trúc MicroBlaze a Kiến trúc lõi MicroBlaze Lõi vi xử lý MicroBlaze (hình 1.8) gồm có: 32 ghi mục đích chung kích thước 32 bit Các ghi mục đích đặc biệt kích thước 32 bit Bộ đệm lệnh, giải mã lệnh, đếm chương trình Footer Page of 126 f Bus XCL KẾT LUẬN CHƯƠNG Header Page of 126 CHƯƠNG Lõi FreeRTOS hỗ trợ chế độ ưu tiên (preemptive) HỆ ĐIỀU HÀNH THỜI GIAN THỰC FREERTOS phối hợp (cooperative) lựa chọn cấu hình lai hai phần 2.1 GIỚI THIỆU VỀ HỆ ĐIỀU HÀNH THỜI GIAN THỰC SafeRTOS sản phẩm dẫn xuất, cung cấp mã nguồn 2.1.1 Hệ điều hành thời gian thực riêng mức độ cao Hệ điều hành thực chất giao diện quan trọng, giao Được thiết kế nhỏ, đơn giản dễ sử dụng tiếp trực tiếp với phần cứng cấp thấp phục vụ cho người sử Cấu trúc mã nguồn linh động viết ngôn dụng chương trình ứng dụng thực thi phần ngữ C cứng hệ thống Hơn hệ điều hành có vai trò quan trọng Hỗ trợ tác vụ đồng thủ tục việc đảm nhiệm tác vụ nguyên lý chính: (1) Quản lý trình, (2) Có lựa chọn nhận biết tràn ngăn xếp Quản lý tài nguyên, (3) Bảo vệ tài nguyên khỏi xâm phạm Không giới hạn số tác vụ tạo ra, phụ thuộc vào tài trình thực thi sai [4] nguyên chip a Khái niệm hệ điều hành thời gian thực Không giới hạn số mức ưu tiên sử dụng b Các đặc điểm hệ điều hành thời gian thực Không giới hạn số tác vụ mức ưu tiên c Các loại hệ điều hành thời gian thực Hỗ trợ truyền thông đồng tác vụ d Tầm quan trọng hệ điều hành thời gian thực tác vụ ngắt: queues, binary semaphores, counting e Các hệ điều hành thời gian thực phổ biến semaphores recursive mutexes 2.1.2 Hệ điều hành FreeRTOS Mutexes với ưu tiên kế thừa FreeRTOS lõi hệ điều hành thời gian thực miễn phí Hệ Hỗ trợ 33 kiến trúc vi xử lý khác điều hành Richard Barry công bố rộng rãi từ năm 2003, Miễn phí mã nguồn phần mềm nhúng phát triển mạnh đến cộng đồng mạng mã nguồn mở ủng Tiền cấu hình cho ứng dụng demo, từ dễ dàng tìm hộ [18] Mục đích FreeRTOS khả linh động, mã nguồn hiểu phát triển mở, hệ điều hành thời gian thực nhỏ thao tác a Kernel hệ điều hành chế độ ưu tiên phối hợp Thuật ngữ kernel dùng để đến thành phần lõi bên 2.2 QUẢN LÝ TÁC VỤ TRONG FREERTOS 2.2.1 Tác vụ FreeRTOS Các đặc điểm FreeRTOS [18]: hệ điều hành Mỗi chương trình thi hành nhiệm vụ phân chia điều khiển hệ điều hành Nếu hệ điều hành có khả thi hành nhiều tác vụ gọi đa nhiệm Footer Page of 126 Header Page of 126 10 b Tác vụ trường hợp, hàng đợi sử dụng luồng liệu an toàn Thường vi xử lý thực tác vụ theo kiểu vào trước, trước [7][18] thời điểm với chuyển đổi cách Việc sử dụng hàng đợi giúp hệ thống đơn giản linh hoạt, nhanh tác vụ hệ điều hành đa nhiệm làm cho chúng thông điệp gửi cách chép, có nghĩa liệu tự dường chạy đồng thời với chép vào hàng đợi mà luôn lưu vị trí c Lập lịch Bộ lịch trình phần nhân hệ điều hành chịu trách nhiệm định nhiệm vụ thi hành thời điểm biết trước 2.3.2 Các hàm API 2.4 TIMER TRONG FREERTOS Nhân cho dừng tác vụ phục hồi lại tác vụ sau nhiều 2.4.1 Giới thiệu timer lần suốt trình sống tác vụ Timer sử dụng FreeRTOS timer mềm (software d Chuyển đổi ngữ cảnh timer), timer cho phép hàm thực thi thời điểm Khi tác vụ thi hành, sử dụng ghi xác định tương lai, tác vụ thực thi gọi thông qua truy cập vào ROM, RAM tác vụ khác Những tài nguyên hàm callback, thời gian tính từ timer bắt đầu thực thi đến hàm bao gồm : ghi, RAM, ROM, ngăn xếp gọi ngữ cảnh thực callback thực thi gọi chu kì timer Có thể hiểu đơn thi nhiệm vụ tác vụ Một tác vụ đoạn mã liên tục, giản hàm callback gọi timer hết chu kì [7][18] không báo trước bị dừng phục hồi kernel 2.4.2 Các hàm API 2.5 QUẢN LÝ TÀI NGUYÊN TRONG FREERTOS e Bộ lập lịch thời gian thực 2.5.1 Semaphore Mutex Hệ điều hành RTOS trước tiên tự tạo cho tác vụ gọi 2.5.2 Quản lý nhớ Idle Task, tác vụ thực thi tác vụ có khả thực thi Tác vụ Idle hệ RTOS trạng thái sẵn sàng hoạt động 2.2.2 Các hàm API 2.3 HÀNG ĐỢI TRONG FREERTOS 2.3.1 Hàng đợi Hàng đợi phương thức để giao tiếp tác vụ với FreeRTOS, hàng đợi sử dụng để gửi thông điệp tác vụ, ngắt với tác vụ Trong hầu hết Footer Page of 126 KẾT LUẬN CHƯƠNG Header Page of 126 11 12 CHƯƠNG qua, từ cảm biến cho xuất tín hiệu tín hiệu THIẾT KẾ PHẦN CỨNG ĐIỀU KHIỂN khuếch có biên độ đủ cao đưa vào mạch so áp để tác động vào thiết bị điều khiển hay báo động 3.1 SƠ ĐỒ MẠCH HỆ THỐNG Đề tài hướng đến xây dựng hệ thống nhúng FPGA với vi xử lý mềm Microblaze hệ điều hành thời gian thực FreeRTOS để giải toán điều khiển giám sát thiết bị qua GPRS Hệ thống mô tả hình 3.1: Hình 3.4: Nguyên lý chuyển động ngang nguồn thân nhiệt 3.4 THIẾT KẾ MẠCH GIAO TIẾP MODULE GPRS SIM900 Hình 3.1: Sơ đồ hệ thống Sim900 hãng SIMCom module GSM/GPRS nhỏ gọn, thiết kế cho thị trường toàn cầu Sim900 hoạt động 3.2 THIẾT KẾ MẠCH GIÁM SÁT VÀ ĐIỀU KHIỂN THIẾT băng tần GSM 850MHz, EGSM 900MHz, DCS 1800MHz BỊ ĐIỆN PCS 1900MHz loại thiết bị đầu cuối với Chip xử Mạch vừa điều khiển chổ thông qua công tắc, vừa điều khiển từ xa qua rơle (như hình 3.2) 3.3 MẠCH CẢM BIẾN PIR Nguyên lý làm việc cảm biến PIR (hình 3.4): Các nguồn nhiệt (với người vật nguồn thân nhiệt) phát tia hồng ngoại, qua kính Fresnel, qua kích lọc lấy tia hồng ngoại, cho tiêu tụ cảm biến hồng ngoại gắn đầu dò, tạo điện áp khuếch đại với transistor FET Khi có vật nóng ngang Footer Page of 126 lý đơn nhân dựa vi xử lý ARM926EJ-S [14] Sơ đồ mạch SIM900 thiết kế Hình 3.6 Header Page of 126 13 14 CHƯƠNG THIẾT KẾ PHẦN MỀM HỆ THỐNG 4.1 KHỐI ĐIỀU KHIỂN 4.1.1 Lưu đồ thuật toán Lưu đồ thuật toán khối điều khiển trình bày Hình 4.1 Hình 3.6: Sơ đồ mạch SIM900 Nguồn cung cấp cho SIM900 (VBAT) [14]: Điện áp: Vcựcđại = 4.5V, Vcựctiểu = 3.4V, Vthường = 4.0V, Điện tiêu thụ chế độ chờ (ngủ) là: 1.5mA Dòng cực đại: Icực đại = 3A 3.5 KẾT QUẢ THỰC HIỆN 3.5.1 Kết layout 3.5.2 Mạch PIR 3.5.3 Mạch SIM900 Hình 4.1: Lưu đồ thuật toán khối điều khiển 4.1.2 Chương trình Footer Page of 126 Header Page of 126 15 4.2 KHỐI PIR 4.2.1 Lưu đồ thuật toán 16 hết timeout mà chưa nhận thêm liệu mới, tác vụ bật cờ báo có liệu Lưu đồ thuật toán khối PIR trình bày hình 4.2 Hình 4.2: Lưu đồ thuật toán khối PIR 4.2.2 Chương trình 4.3 KHỐI GPRS SIM900 4.3.1 Lưu đồ thuật toán Lưu đồ thuật toán tác vụ nhận liệu từ UART (hình 4.3): Tác vụ chờ nhận liệu từ UART mạch SIM900 gửi lên, nhận kí tự, tác vụ bật cờ timeout đếm lùi, Footer Page of 126 Hình 4.3: Lưu đồ thuật toán nhận liệu từ UART Lưu đồ thuật toán tác vụ nhận liệu (hình 4.4): Tác vụ nhận liệu chờ cờ báo có liệu từ module SIM900, sau xử lý liệu Khi nhận liệu tin nhắn với yêu cầu tắt/mở led, tác vụ bật, tắt led tương ứng gửi tin nhắn số điện thoại cài đặt sẵn Header Page 10 of 126 17 18 4.3.2 Chương trình 4.4 GHÉP NỐI CÁC CORE VÀO HỆ THỐNG Một hệ thống bao gồm: Vi xử lý mềm MicroBlaze, nhớ trong, nhớ ngoài, UART cổng vào/ra Tất kết nối với bus AXI để hệ thống nhận biết cấp phát không gian nhớ Và kết nối với xung clock để vi xử lý điều khiển 4.4.1 Gán địa cho ngoại vi Địa cho thiết bị ngoại vi gán tự động tay Địa thiết bị ngoại vi hình 4.6 4.4.2 Biên dịch hệ thống Biên dịch toàn thiết kế gồm tạo netlist cho hệ thống (hình 4.7) tạo bitstream cho hệ thống (hình 4.8) 4.4.3 Tích hợp hệ điều hành FreeRTOS vào hệ thống 4.5 PHÂN TÍCH VÀ ĐÁNH GIÁ KẾT QUẢ 4.5.1 Tài nguyên sử dụng hệ thống 4.5.2 Tài nguyên sử dụng MicroBlaze RAM 4.5.3 Tài nguyên sử dụng khối UART 4.5.4 Tài nguyên sử dụng khối vào/ra 4.5.5 Thực nghiệm phân tích kết a Kịch kiểm tra b Kết thực nghiệm đánh giá Kết thực nghiệm kịch 1: Hình 4.4: Lưu đồ thuật toán khối nhận dử liệu SIM900 Footer Page 10 of 126 Header Page 11 of 126 19 20 Bảng 4.7: Kết thực nghiệm kịch Công tắc Kết thực nghiệm kịch 3: Tỷ lệ Số lần kiểm tra thành công Bảng 4.9: Kết thực nghiệm kịch Bật Tắt Tin nhắn phản hồi LED Sáng Tắt Có 10 100% LED Sáng Tắt Có 10 100% LED LED Sáng Tắt Có 10 100% LED Sáng Tắt Có 10 100% Trạng thái SIM900 Tin nhắn phản hồi Số lần kiểm tra Tỷ lệ thành công Sáng Có 100% LED Sáng Có 100% LED Sáng Có 100% LED Sáng Có 100% Trạng thái Nhận xét: Dựa vào kết bảng 4.7 nhận thấy, phần điều khiển Bật Tắt LED Tắt Có 100% LED Tắt Có 100% LED Tắt Có 100% động yêu cần thiết kế giám sát thiết bị bật/tắt LED Tắt Có 100% Kết thực nghiệm kịch 2: LED Sáng Có 100% Bảng 4.8: Kết thực nghiệm kịch LED Sáng Có 100% LED Sáng Có 100% LED Sáng Có 100% công tắc hoạt động tốt Tin nhắn phản hồi đạt 100%, chứng tỏ phần SIM900 hoạt SIM900 Số lần kiểm tra Tỷ lệ thành công Bật Tắt Tin nhắn phản hồi LED Sáng Tắt Có 10 100% LED Sáng Tắt Có 10 100% LED Sáng Tắt Có 10 100% LED Sáng Tắt Có 10 100% Trạng thái Nhận xét: Dựa vào kết bảng 4.8 nhận thấy, phần điều khiển tin nhắn điện thoại di động hoạt động xác Tin nhắn phản hồi đạt 100%, chứng tỏ phần SIM900 hoạt động yêu cần thiết kế giám sát thiết bị bật/tắt Footer Page 11 of 126 LED Tắt Có 100% LED Tắt Có 100% LED Tắt Có 100% LED Tắt Có 100% Header Page 12 of 126 21 22 Kết thực nghiệm kịch 4: Phần cứng mở rộng thêm nhiều cổng vào/ra để điều khiển thêm nhiều thiết bị bên Các thiết Bảng 4.10: Kết thực nghiệm kịch Trạng thái Trạng thái LED Tin nhắn Số lần phản hồi kiểm tra Bật Tắt Ban đầu cấp nguồn Có Có chuyển động Không nguồn thân nhiệt Có Sáng Có 10 bị ngoại vi không hạn chế nhà sản xuất giao tiếp với Tỷ lệ thành công mạch qua UART ngỏ vào/ra phổ biến Hệ thống sử dụng mạng viễn thông GSM truyền thông mang tính công nghiệp Và sử dụng tất 100% loại SIM nhà mạng GSM Mobifone, Vinaphone, Viettel… Sáng Tắt Sáng Có 10 100% Có 10 100% Có 10 100% Bên cạnh đó, giám sát cảnh báo chuyển động theo phương ngang giám sát người, động vật vào vùng bị cấm Khuyết điểm: Mặc dù có nhiều ưu điểm trình bày trên, hệ thống tồn số điểm hạn chế sau: Nhận xét: Dựa vào kết bảng 4.10 nhận thấy, mạch PIR chương trình hoạt động xác với yêu cầu thiết kế ban đầu Hệ thống hoạt động vùng có phủ sóng điện thoại di động Hệ thống chưa trang bị hệ thống pin dự phòng trường hợp điện 4.5.6 Ưu điểm khuyết điểm hệ thống Ưu điểm: Hệ thống sử dụng FPGA cho phép cấu hình lại với tùy biến phần cứng phần mềm với chi phí thấp Đề tài tận dụng lợi công nghệ FPGA để thiết kế điều khiển thiết bị tích hợp chip Nhờ ứng dụng vi xử lý mềm MicroBlaze hệ điều hành FreeRTOS nên hệ thống hoạt động linh hoạt, đáp ứng thời gian thực cao Hệ thống thừa hưởng ưu điểm FPGA vi điều khiển Footer Page 12 of 126 Hệ thống lập trình điều khiển thiết bị dùng tin nhắn SMS dạng text Vì vậy, cần nghiên cứu ứng dụng thêm điều khiển qua internet … 4.5.7 Khả ứng dụng thực tế đề tài Header Page 13 of 126 24 23 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN CỦA ĐỀ TÀI KẾT LUẬN Sau khoảng thời gian nghiên cứu thực đề tài, với Tích hợp thêm nhiều ứng dụng khác giám sát điều khiển thiết bị đo dòng, đo áp thiết bị Tính công suất hiệu dụng thiết bị điện giúp đỡ, hướng dẫn định hướng thầy, tác giả hoàn Nghiên cứu thêm phần điều khiển thiết bị qua internet thành luận văn đạt kết định sau: Xây dựng sở liệu công suất thiết bị điện dân Nghiên cứu lý thuyết vi xử lý mềm Xilinx hệ dụng để tự động xác định thiết bị điều hành thời gian thực FreeRTOS hoạt động Nghiên cứu kỹ thuật lập trình nhúng hệ thống xuống Mở rộng hệ thống để điều khiển nhiều thiết bị Thiết kế lại mạch FPGA để thay giảm giá thành dùng KIT FPGA Mạch gồm có FPGA Spartan Spartan 3, SIM900, mạch nguồn cổng vào/ra để nối đến thiết bị bên … để ứng dụng thuận tiện đóng gói thành sản phẩm hoàn thiện FPGA hãng Xilinx Sử dụng phần mềm Xilinx Platform Studio hãng Xilinx Viết chương trình nhúng MicroBlaze & hệ điều hành FreeRTOS xuống KIT Xilinx Spartan-6 FPGA SP605 Sử dụng phần mềm Xilinx Software Development Kit hãng Xilinx Thiết kế, viết chương trình hệ thống xây dựng bảng mạch điện tử cho hệ thống điều khiển thiết bị GPRS Đề tài xây dựng hệ thống nhúng gồm có vi xử lý mềm MicroBlaze hệ điều hành thời gian thực FreeRTOS thực chức điều khiển & giám sát thiết bị điện giám sát chuyển động theo phương ngang PIR GPRS Hệ thống hoạt động ổn định Tuy nhiên lý hạn chế thời gian thực luận văn, giới hạn điều kiện nghiên cứu thực nghiệm, làm mạch in Tác giả dừng lại phạm vi điều khiển thiết bị giám sát chuyển động theo phương ngang dùng cảm biến PIR HƯỚNG PHÁT TRIỂN CỦA ĐỀ TÀI Đề tài đáp ứng yêu cầu đề Tuy nhiên, cần nghiên cứu phát triển thêm: Footer Page 13 of 126 ... Spartan-6 FPGA MicroBlaze SP605 Nghiên cứu, xây dựng bảng mạch điện tử cho hệ thống giám sát điều khiển thi t bị GPRS ứng dụng công nghệ FPGA Thi công phần mềm hệ thống KIT Xilinx Spartan-6 FPGA SP605... khuyết điểm hệ thống Ưu điểm: Hệ thống sử dụng FPGA cho phép cấu hình lại với tùy biến phần cứng phần mềm với chi phí thấp Đề tài tận dụng lợi công nghệ FPGA để thi t kế điều khiển thi t bị tích... ĐỀ TÀI KẾT LUẬN Sau khoảng thời gian nghiên cứu thực đề tài, với Tích hợp thêm nhiều ứng dụng khác giám sát điều khiển thi t bị đo dòng, đo áp thi t bị Tính công suất hiệu dụng thi t bị điện

Ngày đăng: 07/05/2017, 08:27

Từ khóa liên quan

Tài liệu cùng người dùng

Tài liệu liên quan