Lời nói đầu LỜI NÓI ĐẦU Cùng với phát triển khoa học, kỹ thuật IC tích hợp phát triển nhanh thời gian qua Ngày người ta tích hợp IC thật nhiều chức năng, chúng xử lý tín hiệu độc lập, kích thước vô nhỏ gọn Như vậy, người ta chế tạo IC Từ bước chuẩn bị ý tưởng, mô tả chức IC chế tạo thực Bên cạnh đó, công ty sản xuất vi mạch nước ta đư ợc xây dựng hoạt động nhiều Nhu cầu sinh viên việc tăng lên Trang bị cho sinh viên kiến thức vi mạch thi ết kế vi mạch cần thiết Từ yêu cầu đó, giáo trình thiết kế vi mạch số biên soạn để giúp sinh viên có kiến thức IC số Nội dung giáo trình mô tả bốn vấn đề tập trung bốn chương Thứ tổng quan thiết kế chế tạo IC Thứ hai cách thiết kế layout IC Thứ giới thiệu số họ IC có khả lập trình Và cuối giới thiệu ngôn ngữ mô tả phần cứng – VHDL Cuốn giáo trình tập trung xây dựng cho sinh viên năm cuối Trường cao đẳng kỹ thuật Cao Thắng Nội dung giáo trình phù hợp với sinh viên cao đẳng Tuy nhiên, số nội dung mức độ nâng cao giúp sinh viên tìm hiểu sâu Tác giả xin cảm ơn tất bạn sinh viên b ạn đọc Tác giả r ất mong nhận phản hồi từ phía bạn đọc để tài liệu hoàn chỉnh Nhóm tác giả! Trang - i - Mục lục MỤC LỤC Lời nói đầu i Mục lục ii Chương Giới thiệu 1.1 Giới thiệu chung 1.1.1 Khái niệm thuật ngữ 1.1.2 Phân loại thiết kế vi mạch 1.1.3 Thiết kế luận lý 1.1.3.1Thiết kế số 1.1.3.2 Thiết kế tương tự 1.1.3.3 Thiết kế tín hiệu hỗn hợp 1.1.4 Thiết kế vật lý 1.1.4.1Thiết kế layout 1.1.4.2 Kiểm tra DRC LVS 1.2 Những bước chế tạo IC 1.2.1 Thiết kế hệ thống 1.2.2 Thiết kế chức 1.2.3 Synthesis - Place – Route 1.2.4 Thiết kế Layout 1.2.5 Thiết kế mặt nạ 1.2.6 Sản xuất mask 1.2.7 Chuẩn bị wafer 1.2.8 Các trình xử lý wafer 1.2.9 Kiểm tra - Đóng gói - Xuất xưởng 10 Chương Lý thuyết transistor CMOS 11 2.1 Vật liệu dẫn điện, cách điện vật liệu bán dẫn 11 2.1.1 Khái niệm 11 2.1.2 Nguyên liệu bán dẫn 12 Trang - ii - Mục lục 2.1.3 Vật liệu loại N 13 2.1.4 Vật liệu loại P 14 2.1.5 Tiếp giáp PN 15 2.2 Phân cực cho mối nối PN 17 2.3 Transistor bán dẫn 19 2.3.1 Hiệu ứng trường 19 2.3.2 Chế tạo FET 21 2.3.3 Cách ly FET 22 2.3.4 Giảm tiêu hao công suất 24 2.3.5 Thuyết bị chuyển mạch kết hợp 26 2.3.6 Kết nối N well kết nối 27 2.3.7 Xây dựng mạch logic 28 2.4 Câu hỏi ôn tập 30 Chương Layout CMOS mạch logic 31 3.1 Lý thuyết layout CMOS 31 3.1.1 Kích thước linh kiện 31 3.1.1.1 Spice 33 3.1.1.2 Chia nhỏ linh kiện có kích thước lớn 34 3.1.2 Chia sẻ cực nguồn cực máng 38 3.1.3 Kỹ thuật kết nối thiết bị 41 3.1.4 Kết nối layout 44 3.1.5 Sơ đồ hình que 45 3.1.6 Nút well nút 49 3.1.7 Hiệu ứng anten 52 3.2 Layout số mạch logic 55 3.2.1 Hoạt động transistor CMOS 55 3.2.2 Cổng đảo 56 3.2.3 Cổng NAND 57 3.2.4 Cổng NOR 59 3.2.5 Ghép cổng logic 60 3.2.6 Transistor truyền qua cổng truyền 61 3.3 Câu hỏi ôn tập 64 Trang - iii - Mục lục Chương Thiết bị logic lập trình đư ợc 66 4.1 Giới thiệu PLD 66 4.1.1 Hoạt động PAL 66 4.1.2 Hoạt động GAL 67 4.1.3 Ký hiệu đơn giản cho sơ đồ PAL/GAL 68 4.1.4 Sơ đồ khối tổng quát PAL/GAL 69 4.1.5 MACROCELL 69 4.1.6 Các SPLD thực tế 70 4.1.7 Các CPLD 74 4.2 Logic lập trình FPGA 75 4.2.1 Các khối logic định cấu hình CLB 76 4.2.2 Các module logic 77 4.2.3 FPGA dùng công nghệ SRAM 78 4.2.4 Các lõi FPGA 79 4.3 Câu hỏi ôn tập 80 Chương Ngôn ngữ lập trình VHDL 81 5.1 Giới thiệu VHDL 81 5.2 Cấu trúc thiết kế dùng ngôn ngữ VHDL 82 5.2.1 Package 83 5.2.2 Khai báo thư viện 84 5.2.3 Entity 85 5.2.4 Architecture 86 5.2.4.1 Mô tả kiến trúc dạng cấu trúc 86 5.2.4.2 Mô tả kiến trúc dạng dòng liệu 88 5.2.4.3 Mô tả architecture dạng hành vi 92 5.2.4.4 Mô tả architecture dạng hỗn hợp 97 5.2.5 Configuration 98 5.3 Các kiểu đối tượng liệu VHDL 99 5.3.1 Khai báo tín hiệu 99 5.3.2 Khai báo biến 100 5.3.3 Khai báo số 100 5.4 Các kiểu liệu VHDL 101 5.4.1 Kiểu liệt kê 102 Trang - iv - Mục lục 5.4.2 Kiểu số nguyên 103 5.4.3 Kiểu liệu định nghĩa 104 5.4.4 Kiểu liệu người dùng định nghĩa 106 5.4.5 Kiểu liệu 106 5.4.6 Kiểu liệu mảng 106 5.4.7 Kiểu liệu mảng cổng 109 5.4.8 Kiểu liệu ghi 110 5.4.9 Kiểu liệu có dấu không dấu 110 5.4.10 Kiểu số thực 112 5.4.11 Kiểu vật lý 112 5.5 Các thuộc tính 113 5.5.1 Thuộc tính tín hiệu 113 5.5.2 Thuộc tính liệu scalar 114 5.5.3 Thuộc tính mảng 115 5.6 Các toán tử VHDL 116 5.6.1 Các toán tử logic 117 5.6.2 Các toán tử quan hệ 117 5.6.3 Các toán tử số học 118 5.6.4 Các toán tử có dấu 118 5.6.5 Các toán tử nhân chia 118 5.6.6 Các toán tử dịch 119 5.6.7 Các toán tử hỗn hợp 120 5.7 Một số ví dụ thiết kế mạch tổ hợp 121 5.7.1 Mạch dồn kênh sang 121 5.7.2 Mạch so sánh bit 121 5.7.3 Mạch mã hóa ưu tiên 122 5.7.4 Mạch giải mã đư ờng sang đường 122 5.7.5 Mạch chốt liệu 123 5.7.6 Mạch ghi bit 124 5.7.7 Mạch đếm lên 125 5.7.8 Máy trạng thái 125 5.8 Câu hỏi ôn tập 127 Trang - v - Chương - Giới thiệu Chương GIỚI THIỆU 1.1 GIỚI THIỆU CHUNG: 1.1.1 Khái niệm thuật ngữ: Mạch tích hợp (integrated circuit - IC) mạch điện tử kết hợp từ vô số linh kiện điện tử nhỏ (chủ yếu transistor) mảng vật liệu bán dẫn (thường silicon) Rất nhiều mạch điện sản xuất wafer với đường kính 200 300 mm trước cắt thành chíp rời Đa số IC đóng gói kín trước hàn vào bo mạch in (printed circuit boards PCB) Sự phát triển nhanh chóng công nghệ bán dẫn kết hợp với hoạt động tiếp thị nhiều công ty cạnh tranh dẫn đến loạt thuật ngữ từ viết tắt, mà nghĩa không quán Tùy thuộc vào quan điểm, vi mạch phân loại theo tiêu chí khác Dưới ta đưa số thuật ngữ để hiểu sâu vấn đề Kích thước chip (Die size) chuẩn đo cho thiết kế phức tạp kích thư ớc hình học mạch tích hợp biến đổi theo giai đoạn kỹ thuật, công nghệ chế tạo dạng thiết kế Số lượng transistor (transistor count) số lượng transistor chíp Số lượng transistor thể tốt kích thước chip Tuy nhiên, so sánh họ logic khác không chắn Số lượng transistor cần thiết để thực số chức định họ khác khác Cổng tương đương (Gate equivalents) cố gắng để nắm bắt thiết kế phần cứng phức tạp độc lập từ mạch điện thực tế công nghệ chế tạo Một cổng tương đương (GE) đặt cho cổng NAND ngõ vào tương ứng với MOSFETs CMOS tĩnh ; flip-flop khoảng GE Mạch nhớ đánh giá theo dung lượng lưu trữ bit Cổng tương đương dung lượng nhớ sở để người ta quy ước đặt tên Độ phức tạp mạch điện small-scale integration (SSI) medium-scale integration (MSI) large-scale integration (LSI) very-large-scale integration (VLSI) ultra-large-scale integration (ULSI) GEs cổng logic dung lượng nhớ 1–10 10–100 100–10 000 10 000–1 000 000 000 000 … Trang - - Chương - Giới thiệu Ta không nên quên r ằng mức độ phức tạp mạch điện GE giá trị Thay đến với thiết kế phức tạp, kỹ sư thử thách để tìm giải pháp đơn giản tối ưu mà đáp ứng thông số kỹ thuật đưa cách hiệu đáng tin cậy 1.1.2 Phân loại thiết kế vi mạch Thiết kế vi mạch thường chia làm loại:  Thiết kế số (Digital IC design)  Thiết kế tương tự (Analog IC design)  Thiết kế tín hiệu hỗn hợp (Mixed-signal design) Dù thiết kế loại qui trình thiết kế g ồm giai đoạn chính:  Thiết kế luận lý (Logical design - Front End design)  Thiết kế vật lý (Physical design - Back End design) Chip sau thiết kế đưa đến nhà máy sản xuất Các công ty tự sản xuất chip thiết kế, bán thiết kế cho công ty khác, thuê công ty khác sản xuất cho (fabless company) Chip sau sản xuất kiểm tra trước đến với người tiêu dùng 1.1.3 Thiết kế luận lý - Front End design: 1.1.3.1 Thiết kế số: Sử dụng ngôn ngữ thiết kế phần cứng (Verilog-HDL, VHDL, System-C ) để thực chức logic thiết kế Lúc ta không cần quan tâm đến cấu tạo chi tiết mạch mà trọng vào chức mạch dựa kết tính toán luân chuyển liệu ghi (register) Đây thiết kế mức chuyển ghi (RTL – Register Transfer Level) Sau thiết kế RTL mô để kiểm tra xem có thỏa tính đắn mạch hay không Các CADs phổ biến dùng thiết kế mô RTL là: NC-Verilog, NC-VHDL (của Cadence), ModelSim (của Mentor Graphics), VCS (của Synopsys) Tiếp theo, thiết kế RTL tổng hợp (synthesize) thành cổng (gate) bản: NOT, NAND, XOR, MUX, … Quá trình đư ợc thực với trợ giúp CADs chuyên dụng Phổ biến Design Compiler (Synopsys), Synplify (Synplicity), XST (Xilinx) Kết trình tổng hợp tùy thuộc vào CADs thư viện cổng macro nhà sản xuất chip Nói chung thiết kế số hỗ trợ nhiều công cụ thiết kế chuyên dụng CADs so với loại thiết kế lại 1.1.3.2 Thiết kế tương tự: Các thiết kế tương tự không hỗ trợ đắc lực CADs thiết kế số Phần lớn công việc thực người (80%) đòi hỏi nhiều kinh Trang - - Chương - Giới thiệu nghiệm hiểu biết cấu trúc vật lý, tham số đặc trưng, công nghệ sản xuất linh kiện Một điều may mắn thiết kế tương tự chủ yếu chip quản lí lượng, ADC, DAC, DC-DC converter, PLL, VCO, … (các lĩnh vực mà chip số chưa làm không hiệu quả) chứa số lượng linh kiện nhiều so với thiết kế số với hàng triệu transistor Xuất phát từ thông số yêu cầu chip ứng dụng mà chip analog sử dụng, chuyên viên thiết kế chọn kiến trúc chip thích hợp (kinh nghiệm có yếu tố quan trọng bước này) Sau đó, tham số linh kiện kiến trúc chọn tính toán mô với phần mềm chuyên dụng Các CADs thông dụng HSpice (Synopsys), Star-Hspice (Avant Copr), IC Design, Pspice (Cadence), IC Design (Mentor Graphics) Quá trình tính toán, mô thực đạt kết theo yêu cầu, phải thay đổi kiến trúc mạch Bên cạnh mô miền thời gian, đáp ứng tần số, … loại mô thường hay sử dụng thiết kế chip analog mô Monte-Carlo Mô dùng để khảo sát tín hiệu có thay đổi điện áp nguồn, nhiệt độ môi trường, sai số qui trình sản xuất… 1.1.3.3 Thiết kế tín hiệu hỗn hợp: Ngày chip thường có chức phức tạp chứa đồng thời khối analog digital Bên cạnh kĩ thu ật dùng cho analog digital, nhà thiết kế phải tính đến ảnh hưởng lẫn khối analog digital (nhiễu, giao thoa, ) để đảm bảo chúng hoạt động ổn dịnh Ngôn ngữ phát triển dùng cho thiết kế chip tín hiệu hỗn hợp AHDL (Analog Hardware Description Language) 1.1.4 Thiết kế vật lý: 1.1.4.1Thiết kế layout: Netlist thu trình thiết kế luận lý dùng để tạo layout cho chip Ở giai đoạn linh kiện (transistor, điện trở, tụ điện, cuộn cảm) liên kết chúng tạo hình (hình dạng thực tế linh kiện dây dẫn wafer trình sản xuất) Thiết kế tuân theo qui luật (design rules) nhà sản xuất đưa Các qui luật phụ thuộc vào khả thi công công nghệ nhà máy sản xuất Có hai loại qui luật thiết kế là: lamda (λ) qui luật tuyệt đối Với qui luật lamda kích thư ớc phải bội số lamda, qui luật tuyệt tuyệt đối sử dụng kích thước cố định Sử dụng qui luật lamda giúp ta chuyển đổi thiết kế nhanh công nghệ thay đổi Thiết kế số hỗ trợ lớn CADs, từ việc sử dụng lại thư viện cell place and route tự động Chip analog đòi h ỏi thiết kế xác kĩ thu ật chuyên biệt để đảm bảo tương thích (matching) linh kiện nhạy cảm, chống nhiễu (noise) đáp ứng tần số Trang - - Chương - Giới thiệu 1.1.4.2Kiểm tra DRC LVS: Hình 1.1 Qui trình thiết kế vi mạch Sau thiết kế xong layout hoàn tất kiểm tra qui luật thiết kế (DRC design rule check), layout xuất thành file netlist để đem so sánh với netlist thu trình thiết kế luận lý để kiểm tra tính đồng chúng Nếu tương đồng netlist phải kiểm tra sửa lại layout tương đồng DRC LVS thực tool chuyên dụng Synopsys, Candence hay Mentor Graphic Sau toàn trình thiết kế vật lý xuất file (*.gds hay *.gds2) gửi đến nhà máy sản xuất Chip sau sản xuất kiểm tra (test) trước sau đóng gói để kiểm tra thông số trước chuyển cho khách hàng đưa thị trường 1.2 NHỮNG BƯỚC CƠ BẢN KHI CHẾ TẠO IC: Để chế tạo IC mới, người kỹ sư phải chuẩn bị nhiều khâu từ ý tưởng thiết kế, chức IC, tạo layout nào, … Các bước để chế tạo IC (dưới ví dụ thiết kế IC gồm có khối : CPU, hệ thống BUS, Ram, …) liệt kê sau: Trang - - Chương - Giới thiệu 1.2.1 Thiết kế hệ thống - System design Phần thiết kế đặc biệt quan trọng, người thiết kế thường trưởng dự án Người thiết kế phải lý giải 100% hệ thống thiết kế Người thiết kế cần phải hiểu rõ nguyên lý hoạt động toàn hệ thống, đặc điểm công nghệ, tốc độ xử lý, mức tiêu thụ lượng, cách bố trí chân linh kiện, lược đồ khối, điều kiện vật lý kích thước, nhiệt độ, điện áp Tất bước thiết kế system design thực thủ công mà hỗ trợ đặc biệt từ công cụ chuyên dụng Sau có thiết kế hệ thống, trưởng dự án chia nhỏ công việc cho đội thiết kế Mỗi đội đảm nhận phận hệ thống, ví dụ đội CPU, đội bus, đội RAM, đội phần mềm, đội test 1.2.2 Thiết kế chức - Function design Phần bước theo thiết kế hệ thống Trưởng nhóm người định chi tiết khối dựa yêu cầu hệ thống từ trưởng dự án Các kiểm tra thiết kế diễn hàng tuần trưởng nhóm trưởng dự án Sau nhiều kiểm tra, thảo luận vậy, mô tả chi tiết cho khối hoàn thiện dạng document (word, pdf) với hàng trăm sơ đồ khối (block diagram), biểu đồ thời gian (timing chart), loại bảng biểu Trưởng nhóm chịu trách nhiệm chia nhỏ công việc cho thành viên đội Ví dụ người đảm nhận phần ALU, người đảm nhận phần Decoder, Từng thành viên sử dụng công cụ chuyên dụng để thiết kế phận (module) đảm nhận Hiện nay, người ta dùng ngôn ngữ thiết kế phần cứng chủ yếu (Verilog-HDL, VHDL, System-C ) để thực hóa chức logic Người ta gọi mức thiết kế thiết kế mức RTL (Register Transfer Level) Thiết kế mức RTL không cần quan tâm đến cấu tạo chi tiết mạch điện mà trọng vào chức mạch dự a kết tính toán luân chuyển liệu register (flip-flop) Ví dụ đoạn code Verilog miêu tả mux bit: Code: /* 2-1 SELECTOR */ module SEL ( A, B, SEL, OUT ); input A, B, SEL; output OUT; assign OUT = SEL2_1_FUNC ( A, B, SEL ); function SEL2_1_FUNC; input A, B, SEL; if ( SEL == ) SEL2_1_FUNC = A; else Trang - - Chương – Thiết bị logic lập trình dụ đơn vị UNITS na Sau đơn vị UNITS khai báo đơn thể khác xác định Kiểu vật lý đư ợc định nghĩa: VHDL có ki ểu vật lý đư ợc định nghĩa thời gian sau: TYPE TIME IS UNITS ; END fs; femtosecond ps = 1000 fs; ns = 1000 ps; us = 1000 ns; ms = 1000 ns; sec = 1000 ms; = 60 sec; hr = 60 min; picosecond nanosecond microsecond milisecond second minute hour UNITS; 5.5 CÁC THUỘC TÍNH VHDL hỗ trợ loại thuộc tính Các thuộc tính định nghĩa đư ợc áp dụng tiếp đầu ngữ tên tín hiệu, tên biến kiểu Các thuộc tính dùng để trả nhiều loại thông tin khác tín hiệu, biến kiểu Các thông tin chứa dấu phẩy (’) theo sau tên thuộc tính 5.5.1 Thuộc tính tín hiệu Bảng sau liệt kê thuộc tính tín hiệu Thuộc tính signal_name’event Chức Trả giá trị Boolean True có kiện tín hiệu xảy ra, ngược lại trả giá trị false signal_name’active Trả giá trị Boolean True có tích cực (gán) tín hiệu xảy ra, ngược lại trả giá trị false signal_name’transaction Trả tín hiệu kiểu ‘‘bit’’ lật trạng thái (0 sang sang 0) lần có chuyển trạng thái tín hiệu signal_name’last_event Trả giá trị khoảng thời gian từ xảy kiện sau tín hiệu signal_name’last_active Trả giá trị khoảng thời gian từ xảy mức tích cực tín hiệu Trang - 131 - Chương – Thiết bị logic lập trình signal_name’last_value Cung cấp giá trị tín hiệu trước kiện sau xảy tín hiệu signal_name’delayed(T) Cung cấp tín hiệu trể T lần so với tín hiệu gốc T tuỳ chọn, T = signal_name’stable(T) Trả giá trị Boolean, true kiện xảy tín hiệu khoảng thời gian T, ngược lại trả giá trị false T tuỳ chọn, T = signal_name’quiet(T) Trả giá trị Boolean, true thay đổi xảy tín hiệu khoảng thời gian T, ngược lại false T tuỳ chon T = Ví dụ: thuộc tính: if (CLOCK’event and CLOCK= ‘1’) then … Biểu thức kiểm tra xuất xung clock cạnh lên Để tìm khoảng thời gian từ có xung clock cạnh lên sau dùng thuộc tính sau: CLOCK’last_event 5.5.2 Thuộc tính liệu scalar Thuộc tính scalar_type’left Giá trị Trả giá trị giá trị tận bên trái Kiểu liệu scalar kiểu định nghĩa scalar_type’right Trả giá trị sau giá trị tận bên phải kiểu liệu scalar kiểu định nghĩa scalar_type’low Trả giá trị thấp kiểu liệu scalar kiểu định nghĩa scalar_type’high Trả giá trị cao kiểu liệu scalar kiểu định nghĩa scalar_type’ascending Là true T dãy tăng ngược lại false scalar_type’value(s) Trả giá trị T tượng trưng s (string value) Trang - 132 - Chương – Thiết bị logic lập trình Ví dụ: thuộc tính: Type conductance is range 1E-6 to 1E3 Units mho; End units conductance; Type my_index is range to 15; Type my_levels is (low, high, dontcare, highZ); conductance’right trả 1E3 conductance’high 1E3 conductance’low 1E-6 my_index’left my_index’value(5) ‘‘5’’ my_levels’left low my_levels’low low my_levels’high highZ my_levels’value(dontcare) ‘‘dontcare’’ 5.5.3 Thuộc tính mảng Bằng cách dùng thuộc tính mảng trả giá trị số tương ứng với dãy mảng Các thuộc tính xây dựng sau: Thuộc tính Trả MATRIX’left(N) Chỉsốsốphần phầntửtửtận tận cùng bên trái Chỉ trái MATRIX’right(N) Chỉsốsốphần phầntửtửtận tận cùng bên phải Chỉ phải MATRIX’high(N) Giớihạn hạntrên Giới MATRIX’low(N) Giớihan handưới Giới MATRIX’length(N) lượngcác cácphần phầntử tử SốSố lượng MATRIX’range(N) Dãy Dãy Dãybảo bảovệvệ MATRIX’reverse_range(N) Dãy MATRIX’ascending(N) Trảvềvềgiá giátrị trịtrue true nếu số theo lại Trả theo thứ thứtựtựtăng, tăng,ngược ngược false Trang - 133 - Chương – Thiết bị logic lập trình 5.6 CÁC TOÁN TỬ CƠ BẢN TRONG VHDL VHDL hổ trợ loại toán tử khác để xử lý tín hiệu, biến số Các loại toán tử liệt kê sau: Thứ tự Loại Toán logic and or nand nor xor xnor Toán tử quan hệ = /= < >= Toán tử dịch sll srl sla sra rol ror Toán tử số học + - & Toán tử không xác định + - Toán tử nhân chia * / mod Toán tử hỗn hợp ** abs not rem Thứ tự ưu tiên cao cho toán tử thứ 7, thứ thấp toán tử thứ Trừ trường hợp dấu ngoặc sử dụng toán tử có thứ tự ưu tiên cao thực trước Nếu toán tử thứ tự ưu tiên toán t thực từ trái sang phải biểu thức Ví dụ : Cho liệu sau: X (=‘010’), Y(=‘10’), and Z (=‘10101’) thuộc kiểu std_ulogic_vectors not X & Y xor Z rol tương đương với ((not X) & Y) xor (Z rol 1) = ((101) & 10) xor (01011) =(10110) xor (01011) = 11101 5.6.1 Các toán tử logic Toán tử logic (And, Or, Nand, Nor, Xor Xnor) dùng cho loại liệu ‘‘bit’’, ‘‘boolean’’, ‘‘std_logic’’, ‘‘std_ulogic’’ vector Các toán tử dùng để xác định biểu thức logic Boolean thực phép toán bit với bit mảng bit Kết kiểu liệu tác tố (Bit Boolean) Cac toán tử áp dụng cho tín hiệu, biến số Chú ý: toán tử nand nor kết hợp Phải sử dụng dấu ngoặc để chia toán tử nand nor để không phát sinh lỗi biên dịch X nand Y nand Z phát sinh lỗi phải viết sau (X nand Y) nand Z Trang - 134 - Chương – Thiết bị logic lập trình 5.6.2 Các toán tử quan hệ Toán tử quan hệ kiểm tra giá trị quan hệ loại liệu scalar cho kết kiểu Boolean true false Toán tử Mô tả Kiểu toán tử Kiểu kết = Bằng Bất kỳ Boolean /= Không Bất kỳ Boolean < Nhỏ Kiểu scalar mảng rời Boolean Lớn Kiểu scalar mảng rời Boolean >= Lớn Kiểu scalar mảng rời Boolean Toán tử quan hệ kiểm tra giá trị quan hệ loại liệu scalar cho kết kiểu Boolean true false Chú ý: kí hiệu ‘‘[...]... Một loạt các xử lý khác như back grinding (mài mỏng phần mặt dưới của chip), bonding (nối ra các pins, dùng chì mạ vàng hoặc đồng), mold (phủ lớp cách điện), marking (ghi tên hãng sản xuất), 1.3 CÂU HỎI ÔN TẬP: Câu 1 Nêu qui trình các bước thiết kế vi mạch cho thiết kế số? Câu 2 Các bước cơ bản khi chế tạo IC ? Câu 3 Khái niệm wafer là gì? Câu 4 Nêu chi tiết các quá trình xử lý wafer ? Trang - 10 - Chương... Chương 1 - Giới thiệu Xilinx Kết quả tổng hợp sẽ khác nhau tùy theo synthesis tool và thư vi n Thư vi n ở đây là bộ các "linh kiện" và "macro" - được cung cấp bởi các nhà sản xuất bán dẫn Ví dụ hãng NEC có một thư vi n riêng, hãng SONY có một thư vi n riêng, hãng Xilinx cũng có thư vi n của riêng mình Vi c chọn thư vi n nào phụ thuộc vào vi c hãng nào s ẽ sản xuất chip sau này Kết quả của bước synthesis... chức thành các tinh thể silic lớn, giống như là tinh thể kim cương Đây là một vật liệu tinh khuyết, các điện tử có thể dễ dàng tách chúng ra khỏi liên kết, như ở hình 2.3 Hình 2.3: Tinh thể silic tinh khuyết được tổ chức từ các nguyên tử silic Ở nhiệt độ gần 0 độ, tất cả các điện tử từ các nguyên tử trong tinh thể silicon được liên kết giữ các tinh thể lại với nhau Khi nhiệt độ của tinh thể tăng lên,... 8 Kết nối N Well và kết nối nền là gì ? Câu 9 Cách người ta xây dựng mạch logic từ transistor MOS như thế nào ? Câu 10 Hãy xây dựng mạch logic cổng NOT và cổng NAND có 2 ngõ vào tín hiệu là A và B? Trang - 30 - Chương 3 – Layout CMOS và một số mạch logic Chương 3 LAYOUT CMOS VÀ MỘT SỐ MẠCH LOGIC CƠ BẢN Trong chương trước, ta đã xây d ựng những linh kiện độc lập Ta tạo những lớp khác nhau của mỗi linh... mạng tinh thể, các electron của mỗi nguyên tử được chia sẻ với các nguyên tử xung quanh, không có dư thừa hoặc thiếu Các điện tử được liên kết với nhau Đó là tinh thể silic tinh khiết Hình 2.4: Một lớp trong tinh thể silic Tinh thể silic là một chất cách điện rất tốt trong trạng thái bình thư ờng Rất ít khi tinh có sự tạo ra điện tử tự do ngẫu nhiên trong tinh thể silic mà chúng ta sử dụng cho vi c... thước là bội số của 65nm 1.2.5 Thiết kế mặt nạ - Mask pattern design Bước kế tiếp của layout design là thiết kế mặt nạ Các bộ mặt nạ (cho các ớc sản xuất khác nhau) sẽ được tạo ra dưới dạng data đặc biệt Mask data sẽ được bư gửi tới các nhà sản xuất mask để nhận về một bộ mask kim loại phục vụ ch o công vi c sản xuất tiếp theo 1.2.6 Sản xuất mask Mask được xem như là cái khuôn để đúc vi mạch lên tấm... xây dựng được rất nhiều mạch điện hữu ích Tất nhiên là ta phải sử dụng dây kết nối, tuy nhiên khi đặt cạnh nhau thì số dây cần sử dụng là rất ít Khi đó, người ta có thể tạo ra được rất nhiều mạch logic nhỏ gọn v ới nhiều chức năng khác nhau 1.6.6 Kết nối N well và kết nối nền (N well and Substrate Contacts): Nhìn lại thiết bị loại P, có 1 khu vực bán dẫn N bên trong Tương tự vậy, thiết bị loại N có khu... hoàn chỉnh, bao gồm: CPU, system bus, RAM chip này là kết quả thu được của phần thiết kế chức năng 1.2.3 Synthesis - Place – Route Đây là bước chuyển những file RTL đã thiết kế ở phần 2 xuống mức thiết kế thấp hơn Các chức năng mức trừu tượng cao (RTL) sẽ được tổng hợp (synthesize) thành các quan hệ logic (NOT, NAND, NOR, MUX, ) Hình 1.2 Quá trình xử lý tổng hợp Các công cụ (tool) chuyên dụng sẽ thực... sau này Kết quả của bước synthesis này là các "net-list" cấu trúc theo một tiêu chuẩn nào đó, thường là EDIF (Electronic Design Interchange Format) Net-list đánh dấu sự hoàn thành thiết kế chip ở mức độ “cao” 1.2.4 Thiết kế Layout - Layout design Phần này là khởi đầu cho thiết kế mức " thấp", thường được đảm nhiệm bởi chuyên gia trong các hãng sản xuất bán dẫn Họ sử dụng các công cụ CAD để chuyển net-list... điện áp tương ứng Một số kỹ thuật còn có một P well thứ 2 được tạo trong transistor loại N Tuy nhiên, N well và P well là được xử lý riêng biệt nhau Hình 2.22: N well được kết nối đến nguồn dương và P well được kết nối đến nguồn âm Kết nối mà chúng ta thêm vào được gọi là kết nối N well và kết nối nền (Substrate) Ngay cả khi cung cấp nguồn chính xác cho well và Substrate, khi mạch hoạt động thì mối ... Phân loại thiết kế vi mạch 1.1.3 Thiết kế luận lý 1.1.3. 1Thiết kế số 1.1.3.2 Thiết kế tương tự 1.1.3.3 Thiết kế tín hiệu hỗn hợp 1.1.4 Thiết kế vật lý... mạch Thiết kế vi mạch thường chia làm loại:  Thiết kế số (Digital IC design)  Thiết kế tương tự (Analog IC design)  Thiết kế tín hiệu hỗn hợp (Mixed-signal design) Dù thiết kế loại qui trình thiết. .. (Xilinx) Kết trình tổng hợp tùy thuộc vào CADs thư vi n cổng macro nhà sản xuất chip Nói chung thiết kế số hỗ trợ nhiều công cụ thiết kế chuyên dụng CADs so với loại thiết kế lại 1.1.3.2 Thiết kế