Nghiên cứu xây dựng các hệ thống CDMA đa sóng mang

100 6 0
  • Loading ...
1/100 trang
Tải xuống

Thông tin tài liệu

Ngày đăng: 23/11/2016, 04:39

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI ………………….……………… Võ Văn Vịnh NGHIÊN CỨU CÁC PHƯƠNG PHÁP ĐỒNG BỘ Mà PN TRONG CÁC BỘ THU TRẢI PHỔ Chun ngành: Điện tử - Viễn Thơng LUẬN VĂN THẠC SĨ KỸ THUẬT Điện tử - Viễn Thơng NGƯỜI HƯỚNG DẪN KHOA HOC: PGS.TS NGUYỄN HỮU TRUNG Hà Nội - Năm 2012 Lêi cam ®oan T«i xin cam ®oan ln v¨n th¹c sÜ kû tht “nghiªn cøu c¸c ph−¬ng ph¸p ®ång bé m∙ PN c¸c bé thu tr¶i phỉ” lµ t«i tù nghiªn cøu vµ hoµn thµnh d−íi sù h−íng dÉn cđa PGS.TS Ngun h÷u trung T«i xin chÞu hoµn toµn tr¸ch nhiƯm vỊ lêi cam ®oan nµy Hµ Néi, Ngµy 22 th¸ng 03 n¨m 2012 Häc viªn Vâ V¨n VÞnh MỤC LỤC Lời cam đoan………………………………………………………………………… Danh mục ký hiệu, chữ viết tắt……………………………………………… Danh mục bảng………………………………………………………………… Danh mục hình vẽ, đồ thị……………………………………………………… Trang Mở đầu……….………………………………………………………………… … Chương TỔNG QUAN HỆ THỐNG THƠNG TIN TRẢI PHỔ……2Error! Bookmark not defined 1.1 KHÁI NIỆM Error! Bookmark not defined 1.2 CẤU HÌNH HỆ THỐNG TRẢI PHỔ Error! Bookmark not defined 1.3 CÁC ƯU ĐIỂM CỦA THƠNG TIN TRẢI PHỔ Error! Bookmark not defined 1.3.1 Khả triệt nhiễu Error! Bookmark not defined 1.3.2 Xác suất phát thấp Error! Bookmark not defined 1.3.3 Khả đa truy cập Error! Bookmark not defined 1.3.4 Tính phân giải thời gian lớn Error! Bookmark not defined 1.4 PHÂN LOẠI CÁC HỆ THỐNG TRẢI PHỔ Error! Bookmark not defined 1.5 KẾT LUẬN Error! Bookmark not defined Chương 2.1 CÁC HỆ THỐNG TRẢI PHỔ Error! Bookmark not defined HỆ THỐNG TRẢI PHỔ DÃY TRỰC TIẾP (DS) Error! Bookmark not defined 2.1.1 Trải phổ dãy trực tiếp tín hiệu điều chếpha nhị phân (SS/BPSK)Error! Bookmark not defined 2.1.2 Ảnh hường nhiễu Error! Bookmark not defined 2.1.3 Trải phổ dãy trực tiếp tín hiệu điều chế pha mức (DS/QPSK)Error! Bookmark not defined 2.2 HỆ THỐNG TRẢI PHỔ NHẢY TẦN Error! Bookmark not defined 2.2.1 Điều chế nhảy tần (FH) Error! Bookmark not defined 2.2.2 Hệ thống giải điều chế nhảy tần Error! Bookmark not defined 2.2.3 Xét ảnh hưởng nhiễu tới hệ thống trải phổ nhảy tần Error! Bookmark not defined 2.3 KẾT LUẬN Error! Bookmark not defined Chương TẠO TÍN HIỆU GIẢ NGẪU NHIÊN Error! Bookmark not defined 3.1 CHUỖI GIẢ NGẪU NHIÊN Error! Bookmark not defined 3.2 TẠO CHUỖI GIẢ NGẪU NHIÊN ĐỘ DÀI CỰC ĐẠI BẰNG BỘ GHI DỊCHError! Bookmark not defi 3.3 CÁC CHỈ TIÊU NGẪU NHIÊN CỦA CHUỖI NGẪU NHIÊN ĐỘ DÀI CỰC ĐẠI (MLSR) Error! Bookmark not defined 3.4 BỘ TẠO CHUỖI Mà GIẢ NGẪU NHIÊN THANH GHI PHẦN TỬError! Bookmark not defined 3.5 KẾT LUẬN Error! Bookmark not defined Chương BẮT ĐỒNG BỘ Mà GIẢ NGẪU NHIÊN (PN) TRONG CÁC BỘ THU TRẢI PHỔ Error! Bookmark not defined 4.1 GIỚI THIỆU Error! Bookmark not defined 4.2 TỐI ƯU HĨA BỘ THU Error! Bookmark not defined 4.3 HƯỚNG TIẾP CẬN THEO THAM SỐ QUY NẠP CỰC ĐẠIError! Bookmark not defined 4.4 HỆ THỐNG BẮT Mà PN NỐI TIẾP ĐƠN BƯỚC Error! Bookmark not defined 4.4.1 Mơ hình chuỗi bắt đồng Markov- Q trình Markov Error! Bookmark not defined 4.4.2 Đặc tính thời gian bắt hệ thống khơng có hiệu ứng Đop-leError! Bookmark not defined 4.4.3 Đặc tính thời gian bắt hệ thống có hiệu ứng Đốp-le Error! Bookmark not defined 4.4.4 Tính xác suất tách PD xác suất cảnh báo lỗi PFA (các tham số hệ thống)Error! Bookmark not defined 4.5 HỆ THỐNG BẮT Mà PN NỐI TIẾP ĐA BƯỚC Error! Bookmark not defined 4.5.1 Mơ hình bắt chỗi Markov Error! Bookmark not defined 4.5.2 Thời gian bắt đồng Error! Bookmark not defined 4.6 BẮT ĐỒNG BỘ NHANH SỬ DỤNG KĨ THUẬT LỌC PHÙ HỢPError! Bookmark not defined 4.7 CHIẾN THUẬT TÌM KIẾM/KHĨA Error! Bookmark not defined 4.7.1 Trị trung bình phương sai thời gian bắt Error! Bookmark not defined 4.7.2 Một chiến thuật tìm/khóa khác Error! Bookmark not defined 4.8 KẾT LUẬN Error! Bookmark not defined Chương BÁM ĐỒNG BỘ Mà GIẢ NGẪU NHIÊN (PN) TRONG CÁC BỘ THU TRẢI PHỔ Error! Bookmark not defined 5.1 GIỚI THIỆU Error! Bookmark not defined 5.2 VỊNG KHĨA PHA Error! Bookmark not defined 5.2.1 Vòng khóa pha tương tự Error! Bookmark not defined 5.2.2 Vòng khóa pha số (Digital Phase-locked Loop-DPLL) Error! Bookmark not defined 5.3 VỊNG KHĨA TRỄ (DELAY- LOKED LOOP-DLL) Error! Bookmark not defined 5.3.1 Sơ đồ khối Error! Bookmark not defined 5.3.2 Mơ hình tốn học phương trình hoạt động Error! Bookmark not defined 5.4 VỊNG RUNG TƠ (TDL-TAU DITHER LOOP) Error! Bookmark not defined 5.4.1 Sơ đồ khối Error! Bookmark not defined 5.4.2 Mơ hình tốn học phương trình hoạt động Error! Bookmark not defined 5.5 VỊNG RUNG ĐƠI ( DDL-DOUBLE DITHER LOOP) Error! Bookmark not defined 5.5.1 Sơ đồ khối Error! Bookmark not defined 5.5.2 Mơ hình tốn học phương trình hoạt động Error! Bookmark not defined 5.6 MẠCH VỊNG TÍCH CỦA TỔNG VÀ HIỆU DDL Error! Bookmark not defined 5.6.1 Sơ đồ khối Error! Bookmark not defined 5.6.2 Phương trình hoạt động Error! Bookmark not defined 5.7 MẠCH VỊNG BÁM Mà CẢI TIẾN Error! Bookmark not defined 5.8 MẠCH VỊNG CẢI TIẾN KHĨA TRỄ (IDLL) Error! Bookmark not defined 5.9 KẾT LUẬN Error! Bookmark not defined KẾT LUẬN VÀ KIẾN NGHỊ TÀI LIỆU THAM KHẢO PHỤ LỤC BẢNG TRA CƯU CÁC KÝ HIỆU VÀ CÁC CHỮ VIẾT TẮT Viết tắt AGC Tiếng anh Adaptive Differential Pluse Code Modulation Automatic gain Control AWGN BER BPF Add – White Gausian Noise Bit Error Rate Band Pass Filter Tự động điều chế chỉnh hệ số khuyếch đại Tạp âm Gauss-trắng-cộng Tỷ lệ lỗi bit Bộ lọc thơng giải BPSK BS BW CDMA Binary Phase Shift Keying Base Station BandWidth Code Division Multiple Access Direction Fider Delay-Locked Loop Asymetric digital sudscriber line Pseudo noise Multicarrier Multiresotion analysis Direct sequence Digitalsignal prosessor Matched Mega bit per second Inter channel interference Stored Reference Transmitted Reference Điều chế pha nhi phân Trạm gốc Độ rộng băng tần Đa truy nhập phân chia theo mã Định hướng Vòng khố trễ Đường dây thue bao số bất đối xứng Giả ngẫu nhiê Đa sóng mang Phân tich đa phân giải Dãy trực tiếp Bộ xử lí tín hiệu Lọc phù hợp Triệu bit/s giao thoa liên kênh Chuẩn lưu trữ Phát chuẩn ADPCM DF DLL ADSL PN MC MRA DS DSP MF Mbps ICI SR TR Tiếng việt Điều chế xung mã vi sai DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ Trang Hình 1.1 Cấu hình hệ thống trải phổ…………………………………………4 Hình 1.2 Khả chống nhiểu kỹ thuật trải phổ……………………… Hình 2.1 Trải phổ dãy trực tiếp đơn giản Error! Bookmark not defined Hình 2.2 Mật độ phổ cơng suất tín hiệu trước sau trải phổError! Bookmark not de Hình 2.3(a) Sơ đồ dạng thường điều chế DS/BPSKError! Bookmark not defined Hình 2.3(b) Bộ điều chế DS/BPSK tương đươngError! Bookmark not defined Hình 2.4 Bộ nén phổ khơi phục liệu đầu thuError! Bookmark not defined Hình 2.5 Hệ thống trải phổ với ảnh hưởng nhiễuError! Bookmark not defined Hình 2.6 Trải phổ dãy trực tiếp điều pha mứcError! Bookmark not defined Hình 2.7 Hệ thống trải phổ nhảy tần Error! Bookmark not defined Hình 2.8 Đồ thị theo thời gian tín hiệu nhảy tần nhanhError! Bookmark not define Hình 2.9 Đồ thị phổ theo thời gian tín hiệu nhảy tần chậmError! Bookmark not defined Hình 2.10 Giải điều chế tín hiệu MFSK) Error! Bookmark not defined Hình 3.1 Hàm tự tương quan đồ thị thời gian tín hiệu ngẫu nhiênError! Bookmark not Hình 3.2 Tạo tín hiệu giã ngẫu nhiên ghi dịchError! Bookmark not defined Hình 4.1 Hệ thống đánh giá pha tần số Error! Bookmark not defined Hình 4.2 Vùng bất định pha tần số Error! Bookmark not defined Hình 4.3 Các cấu hình bám mã Error! Bookmark not defined Hình 4.4 Sơ đồ khối hệ thống bắt mã đơn bước với tách khơng kết hợpError! Bookma Hình 4.5 Biểu diễn tương đương thơng thấp hệ thống bắt mã PN đơn bước Error! Bookmark not defined Hình 4.6 Lưu đồ hàm sinh cho thời gian bắt đồng bộError! Bookmark not defined Hình 4.7 Xác suất lỗi cảnh báo phát với γ = −20 dB Error! Bookmark not defined Hình 4.8 Hệ thống đồng nối tiếp N- bước dò tìm ½ chipError! Bookmark not defined Hình 4.9 Sơ đồ khối hệ thống bắt mã PN N bước với tách kết hợpError! Bookmar Hình 4.10 Lưu đồ hàm sinh cho thời gian bắt đồng q trình đa bướcError! Bookm Hình 4.11 Các lưu đồ cho tác động Cell q trình N bướcError! Bookmark Hình 4.12 Hệ thống bắt đồng lọc phù hợp thơng dảiError! Bookmark not defined Hình 4.13 Hệ thống bắt đồng lọc phù hợp thơng thấpError! Bookmark not defined Hình 4.14 Bộ lọc phù hợp cho chuỗi PN M- chip thực đường trễError! Bookma Hình 4.15 (a) Thực tương quan tương tự lọc phù hợp (b) Thực tương quan số lọc phù hợpError! Bookmark not defined Hình 4.16 Chiến thuật tìm kiếm /khóa Error! Bookmark not defined Hình 4.17 Mơ hình chuỗi Markov Chiến thuật tìm kiếm /khóaError! Bookmark not de Hình 4.18 Thời gian kiểm tra trung bình theo xác suất phát cảnh báo lỗiError! Bookm Hình 4.19 Chiến thuật tìm kiếm/khóa khác Error! Bookmark not defined Hình 5.2 Sơ đồ khối DPLL Error! Bookmark not defined Hình 5.3 Mơ hình tương đương băng gốc Error! Bookmark not defined Hình 5.4 Vòng khóa trễ khơng kết hợp Error! Bookmark not defined Hình 5.5 Các hàm tự tương quan mã PN nhanh chậm phaError! Bookmark not de Hình 5.6 Hàm đặc tính sai lệch Error! Bookmark not defined Hình 5.7 Vòng TD khơng kết hợp Error! Bookmark not defined Hình 5.8 Mơ hình tương đương vòng TD Error! Bookmark not defined Hình 5.9 Sơ đồ tương đương vòng khóa TDL Error! Bookmark not defined Hình 5.10 Vòng khóa DDL Error! Bookmark not defined Hình 5.11 Thay đơn giản hóa vòng DDLError! Bookmark not defined Hình 5.12 Mơ hình tương đương cho DDL Error! Bookmark not defined Hình 5.13 Vòng khóa tổng hiệu DDL Error! Bookmark not defined Hình 5.14 Mạch vòng bám mã Error! Bookmark not defined Hình 5.15 Hàm đặc tính sai lệch vòng delta cho DLL MCTLError! Bookmark not d MỞ ĐẦU Cùng với phát triển mạnh mẽ khoa học kỹ thuật, đòi hỏi ngành kỹ thuật viển thơng phải phát triển hồn thiện khơng ngừng nhằm đáp ứng nhu cầu ngày tăng đòi hỏi ngày cao đa dạng loại hình dịch vụ, tốc độ truyền dẫn, chất lượng tín hiệu, dung lượng, độ an tồn, tính bảo mật thơng tin sử dụng hợp lý tần số vốn hữu hạn ngày chật chội Một hệ thống thơng tin có nhiều ưu điểm thoả mạn u cầu hệ thống thơng tin trải phổ, với nhiều ứng dụng thực tế thơng tin di động, vệ tịnh đo lường, định vị Tại Việt Nam thơng tin trải phổ cúng triển khai sử dụng, thử nghiệm có kế hoạch phát triển đến năm 2020 Nghiên cứu kỹ thuật thơng tin trải phổ, để có trình độ hiểu biết hệ thống thơng tin nhằm sử dụng quản lý cách hiệu Đó ý nghĩa khoa học tính thực tiển đề tài “Nghiên cứu phương pháp đồng mã PN thu trải phổ” Bản luận văn nghiên cứu thơng tin trải phổ, sau xem xét nội dung phương pháp đồng cho tín hiệu trải phổ, vấn đề quan trọng ảnh hưởng đến chất lượng hệ thống Một nội dung quan trọng cơng tác quản lý đảm bảo an tồn thơng tin chủ quyền phổ tần VTĐ Trong q trình thực luận văn, tơi xin chân thành cảm ơn giúp đỡ vơ q báu PGS.TS Nguyễn Hữu Trung, trực tiếp hướng dẫn q trình thực đề tài Tơi xin cảm ơn thầy giáo bạn bè giúp đỡ để luận văn hồn thành Hà nội, ngày 26 tháng 03 năm 2012 Tác giả Võ Văn Vịnh Chương TỔNG QUAN HỆ THỐNG THƠNG TIN TRẢI PHỔ 1.1 KHÁI NIỆM Xuất phát từ nhu cầu nâng cao khả chống nhiễu nâng cao tính bảo mật, từ năm 50 kỹ thuật thơng tin trải phổ sử dụng thơng tin liên lạc cho mục đích qn cuối năm 90 hệ thống thơng tin vơ tuyến phát triển mạnh mẽ băng tần vơ tuyến chật chội, ngày nảy sinh tượng cao nhiễu, giao thoa hệ thống Trong điều kiện tham số mơi trường truyền dẫn biến đổi ngẫu nhiên tác động bên ngồi, tượng che khuất phản xạ gây tượng truyền lan nhiều tia làm ảnh hưởng đến chất lượng tín hiệu dạng fading Hạn chế ảnh hưởng fading mục tiêu quan trọng cơng trình nghiên cứu lý thuyết như: điều chế, mã hóa, cân bằng…Một thành tựu quan trọng phát triển đưa kĩ thuật trải phổ vào ứng dụng thơng tin thương mại, mở hướng phát triển Có thể điều chế, tạo tín hiệu giao thoa với tín hiệu hoạt động băng tần máy thu tách tín hiệu mong muốn với đặc tính chất lượng lỗ định Để thực điều đó, điều chế trải phổ phải giảm mật đé phổ cơng suất phát xuống mức nhiễu nhiệt máy thu Hệ thống trải phổ có đặc điểm: - Tín hiệu sau trải phổ chiếm băng thơng có độ rộng lớn gấp nhiều lần tối thiểu cần thiết để truyền thơng tin - Sự trải phổ thực Mã trải phổ độc lập với liệu - Tại phía thu tín hiệu ban đầu khơi phục lại phép nén phổ tín hiệu thu dùng phép tương quan với tín hiệu trải phổ tạo bên thu đồng với phía phát Trong thực tế, số kĩ thuật điều chế khác điều tần, điều xung mã sử dụng độ rộng băng tần truyền dẫn lớn độ rộng băng tần tối thiểu cần thiết cho số liệu khơng thỏa mãn u cầu nên khơng coi kỹ thuật trải phổ Trong thực tế kỹ thuật trải phổ tín hiệu ứng dụng để: - Xây dựng hệ thống thơng tin có tính chống nhiễu cao TừBPD -1 TừBPD + +1 - Đầ u sai lệ ch + + Đầ u sai lệ ch TừBPD TừBPD Hình 5.11 Thay đơn giản hóa vòng DDL q1(t) BỘTÁ CH THÔ NG DẢ I1 ε (t) y+1(t) + + q (t) ε(t) 2 ni (t) c(t- τ t +δ ) ∧ BỘTÁ CH THÔ NG DẢ I2 y+2(t) BỘTÁ CH THÔ NG DẢ I3 y-1(t) BỘTÁ CH THÔ NG DẢ I4 y-2(t) + s(t) ε (t) - c(t- τ t -δ ) ∧ BỘTẠO MÃPN VCC Bộlọc F(s) Hình 5.12 Mơ hình tương đương cho DDL 5.5.2 Mơ hình tốn học phương trình hoạt động Mơ hình mạch vòng tương đương hình 5.9 thích hợp để phân tích mơ hình hình 5.12 Tín hiệu đưa vào lọc vòng là: e(t ) = y−21 (t ) − y+22 (t )q1 (t ) + y−22 (t ) − y+21 (t ) q2 (t ) ( = y−21 (t )q1 (t ) − y+21 (t )q2 (t ) − y+22 (t ) q1 (t ) − y−22 (t )q2 (t ) ) (5.36) Cả hai kênh hồn tồn xác định cân cho nên: y+1 (t ) = y+2 (t ) = y+ (t ) (5.37) y−1 (t ) = y−2 (t ) = y− (t ) 78 Do đó: e(t ) = y − (t ) − y + (t ) q1 (t ) + q2 (t ) = (5.38) Như nói điều kiện cân lý tưởng DDL có đặc tính vòng DLL.Chú ý vòng TDL chia thời gian mã PN nhanh chậm pha kênh đơn DDL, cách sử dụng hai kênh, cho phép hai mã PN nhanh chậm pha tương quan khoảng rung tín hiệu sai lệch mạch vòng coi tạo chuyển mạch hai DLL mà khác tách thơng dải hai kênh mạch vòng vị trí đảo ngược mạch vòng lại Rõ ràng hai kênh mạch vòng chứa tách thơng dải đồng tác động chuyển mạch tín hiệu sai số vòng khóa khơng bị ảnh hưởng.Nếu hai kênh DDL khơng hồn tồn đồng tác động chuyển mạch kết hàm tương quan mã sớm muộn pha thực qua hai kênh, điều làm ảnh hưởng độ khơng cân hai kênh việc bám đồng bộ.Tín hiệu sai lệch có độ khuếch đại tỉ lệ với trung bình độ khuếch đại hai kênh DDL 5.6 MẠCH VỊNG TÍCH CỦA TỔNG VÀ HIỆU DDL 5.6.1 Sơ đồ khối Mạch vòng tích tổng hiệu DDL cấu hình khác vòng khóa DLL.Giải vấn đề cân DLL mà khơng thỏa mãn đặc tính bám nó.Cải tiến thay mạch “tín hiệu bình phương”bằng mạch “tích tổng hiệu” 5.6.2 Phương trình hoạt động Theo tính tốn tín hiệu sai số vòng khóa DDL sẽ: 79 ε (t) ni (t) BPF + H(s) s(t) x(t) ε (t) BPF - H(s) c(t- τ t -δ ) ∧ c(t- τ t -δ ) ∧ -c(t- τ t +δ) ∧ +c(t-τ t +δ) ∧ + + BỘTẠO MÃPN + VCC Bộlọc F(s) Hình 5.13 Vòng khóa tổng hiệu DDL Với vòng khóa∑∆DLL hình 5.13 ta có tín hiệu sai số vòng khóa là: ' ' ' ' ⎡ ⎤⎡ ⎤ e(t ) = ⎢ K m + H ( p )(ε − (t ) + ε + (t )) ⎥ ⎢ K m + H ( p )(ε − (t ) − ε + (t )) ⎥ ⎣ ⎦⎣ ⎦ ( = K m + K m − y '− (t ) + y '+ (t )( y '− (t ) − y '+ (t )) ' ) (5.40) ' = K m + K m − y − (t ) − y + (t ) Như hai cơng thức ta thấy với trường hợp vòng DLL, cân hai kênh K m + ≠ K m −, dẫn tới sai lêch kết điện áp điều khiển tạo xung, mạch vòng khóa ∑∆DLL điều xóa bỏ.Tất nhiên trường hợp hai kênh cân lí tưởng K m+ ≠ K m −, hai mạch có ngun lý 5.7 MẠCH VỊNG BÁM Mà CẢI TIẾN Cùng với cấu hình mạch vòng loại trừ ảnh hưởng cân khuếch đại vòng khóa DLL có thiết chế phần cứng đơn giản vòng khóa TDL, ta có loại mạch vòng khác, mạch vòng bám mã (MCTL)như hình 5.14.Ngun tắc cấu hình bám mã thay kênh trống vòng mã tích tổng hiệu kênh tín hiệu với tín hiệu giả ngẫu nhiên PN khơng bị dịch pha.Ưu điểm đàu tiên phương pháp có kênh xử lý tín hiệu hực cho liệu.Ưu điểm thứ hai kênh thời gian thực có cơng suất nhiễu nhỏ nhiều kênh phương pháp ∑∆DLL, giúp cho việc bám đồng hồn thiện hơn.Trong thực 80 tế giá trị trượt trung bình bình phương mạch bám mã nhỏ nhiều với phương pháp DLL hay phương pháp ∑∆DLL ni (t) s(t) BPF y0(t) H(s) ε (t) x(t) Tớ i bộgiả i điề u chếdữliệ u + BPF ε (t) H(s) y (t) ∆ + - + c(t- τ t -δ ) ∧ c(t- τ t +δ ) ∧ BỘTẠO MÃPN c(t- τ t -δ ) ∧ VCC Bộlọc F(s) Hình 5.14 Mạch vòng bám mã Trong thực tế sơ đồ kênh hiệu hình 5.14 thay sơ đồ theo đường chấm chấm,với việc sử dụng trộn (nhân).Cũng giống vòng khóa DLL, tín hiệu sai lệch vòng khóa đưa vào lọc vòng là: ∧2 ∧ ∧ e(t ) = y0 (t ) y (t ) = SK m2 m (t − τ t ) D(ε t ) + K m2 n e (t , ε t ) (5.41) voi D(ε t ) { } RPN (ε t ) RPN − (ε t ) − RPN + (ε t ) ⎧{0; ⎪ ⎪− − ε ⎪ 2 ⎪ ⎪ = ⎨2ε tt − 2ε t2 ⎪ ⎪3 ⎪ + ε1 + ε t ⎪ ⎪⎩0 ; ε1 ≤ ; −1 < ε ≤ 1 < ε1 ≤ 2 ; < ε1 ≤ ; ε1 > ;− D(ε1 ) = D(ε1 + nP ) n = ±1, ±2, ±3, 81 (5.42) Hình 5.15 biểu diễn so sánh hai hàm đặc tính sai khác hai vòng khóa DLL MCTL Ta nhận thấy hàm đặc tính MCTL có vùng khác 2/3 vùng khác DLL tức vùng kéo đồng nhỏ 1/3 so với DLL.Thêm vào hai hàm đặc tính ε1 = đặc tính cực DLL ln ln lớn MCTL DLL ln có điện áp sai số lớn Ngược lại với nhược điểm MCTL lại có cải thiện nhiễu đề cập Nếu so sánh với vòng khóa ∑∆DLL vòng khóa MCTL có ưu điểm độ nhạy cảm cân hai kênh nhỏ nhiều tín hiệu có tỷ số tín hiệu/tạp âm nhỏ.Còn tín hiệu có tỷ số lớn tính nhạy cảm cân hai vòng khóa nhau.Tuy nhiên chúng nhỏ nhiều so với vòng khóa sở ban đầu DLL ∼ D( εt ) 1,0 0,5 -2,0 -1,5 -1,0 -0,5 0,5 1,0 1,5 2,0 εt -0,5 -1,0 Hình 5.15 Hàm đặc tính sai lệch vòng delta cho DLL MCTL 5.8 MẠCH VỊNG CẢI TIẾN KHĨA TRỄ (IDLL) Trên sở mạch vòng khóa trễ DLLta đưa áp dụng cải tiến IDLL hình 5.16.Mạch cải tiến nhằm tăng cường khoảng cách tương quan tức cải thiện đặc tính hàm sai lệch ë sử dụng kết hợp phép dịch chuyển sớm muộn pha với hai cấp độ TC / 2(n = 2)và TC (n = 1) Như tín hiệu đầu vào tương quan với bốn tín hiệu chậm, sớm pha TC / 2và TC Với hai tín hiệu Pn sớm pha ta có hàm tương quan RPN + (ε t ) tương ứng với hai tín hiệu chậm pha RPN (ε t ) 82 Đồ thị hai hàm tương quan biểu diễn hình 5.17 Hàm đặc tuyến sai lệch đầu vào lọc vòng là: D(ε t ) = RPN − (ε t ) − RPN + (ε t ) (5.43) Được minh họa hình 5.18 Dựa vào đường đặc tính ta thấy khoảng khóa (bám đồng TC / ) hệ số khuếch đại điện áp khơng thay đổi so với mạch DLL ban đầu nhiên khoảng tương quan lại mở rộng từ ±3TC / lên đến ± 5TC / ε (t) ni (t) BPF + TÁ CH ĐƯỜ NG BAO H(s) s(t) x(t) ε (t) BPF - TÁ CH ĐƯỜ NG BAO H(s) c(t- τ t + Tc) ∧ c(t- τ t + Tc) ∧ c(t- τ t + Tc/2) ∧ BỘTẠO MÃPN c(t-τ t - Tc/2) ∧ Bộlọc VCC F(s) c(t- τt ) ∧ TRỄ TC /2 TÍN HIỆ U CHUẨ N PN Hình 5.16 Vòng khóa trễ cải tiến khơng kết hợp RPN + (εt ) RPN - (εt ) -5/2 -2 -3/2 -1 -1/2 1/2 εt -1 -1/2 1/2 3/2 5/2 εt Hình 5.17 Hàm tự tương quan đầu tương quan nhanh chậm pha cho IDLL khơng kết hợp 83 D(εt ) = RPN(εt ) - RPN+(εt ) 2 -5/2 -2 -3/2 -1 εt -1/2 1/2 3/2 5/2 -1 Hình 5.18 Hàm đặc tính sai lệch 5.9 KẾT LUẬN Như ngun tắc phương pháp bám đồng mã giả ngẫu nhiên PN sử dụng vòng khóa,dựa đoạn tuyến tính hàm sai lệch D (ε t ) Đây kết phép nhân hai mã giả ngẫu nhiên (một mã thu nhận được, mã nội) thực song song hay nối tiếp.Vòng khóa thực điều chỉnh độ trễ tạo mã giả ngẫu nhiên nội cho hàm sai lệch nhỏ nhất, đầu tạo mã đồng hồn tồn với bên phát.Trong chương trình bày hai phương pháp bám đồng phương pháp DDL TDL, ngồi số phương pháp phối hợp cải tiên chúng 84 KẾT LUẬN VÀ KIẾN NGHỊ Khi đời kĩ thuật trải phổ ứng dụng thơng tịn liên lạc qn với phát triển cơng nghệ nay, kĩ thuật trải phổ ứng dụng rộng rãi thơng tin thương mại Kỹ thuật trải phổ có nhiều ưu điểm q báu khả chống nhiễu, tính bảo mật, giảm mật độ lượng, độ phân giải thời gian cao khả đa cập Có nhiều loại trải phổ tín hiệu khác nhau, kỹ thuật trải phổ dãy trực tiếp trải phổ dãy tần Phương pháp chung để tạo chuỗi giả ngẫu nhiên sử dụng ghi dịch với số lượng ghi hữu hạn Một ghi dịch tạo chuỗi có độ dài cực đại chuỗi thỏa mãn đầy đủ tiêu chuẩn ngẫu nhiên, tính cân bằng, tính chạy tính tương quan Do chuỗi hồn tồn áp dụng kĩ thuật trải phổ Đối với hệ thống đa truy cập theo mã (CDMA) u cầu tính tương quan chéo cao ta phải sử dụng chuỗi giả ngẫu nhiên đặc biệt chuỗi Gold, chuỗi Kasami… Đồng sơ vấn đề quan trọng thiết kế hệ thống thơng tin trải phổ Trên thực tế, đặc tính tồn hệ thống thường bị giới hạn đặc tính mạch đồng Đồng sơ sử dụng kĩ thuật lọc đồng phương pháp cho thời gian bắt đồng nhỏ so với phương pháp bắt đồng nối tiếp, nhiên phần cứng có phức tạp Mạch đồng phải thực chiến thuật khóa đồng để hồn thiện chức bắt đồng theo hướng tiếp cận cực đại tối thiểu hóa xác suất bắt đồng sai lệch Ngun tắc phương pháp bám đồng mã giả ngẫu nhiên PN sử dụng vòng khóa,dựa đoạn tuyến tính hàm sai lệch Đây kết phép nhân hai mã giả ngẫu nhiên (một mã thu nhận được, mã nội) thực song song hay nối tiếp.Vòng khóa thực điều chỉnh độ trễ tạo mã giả ngẫu nhiên nội cho hàm sai lệch nhỏ nhất, đầu tạo mã đồng hồn tồn với bên phát Trên sở kỹ thuật trải phổ nghiên cứu, trước thực tế ứng dụng kỹ thuật trải phổ, cơng nghệ đa truy nhập theo mã (CDMA) Việt nam việc nghiên cứu đưa biện pháp đó, kiểm sốt, giám sát nhằm quản lý hệ thống thơng tin trải phổ nhữnh hướng phát triển đề tài Mong đề tài nghiên cứu góp phần nhỏ bé 85 vào ứng dụng kỹ thuật trải phổ vào thực tế, làm tài liệu tham khảo cho quan tâm nghên cứu kỹ thuật trải phổ biện pháp kỹ thuật quản lý hệ thống thơng tin Một lần xin cảm ơn giúp đỡ hướng dẫn tận tình PGS.TS Nguyễn Hữu Trung, thầy giáo bạn giúp đỡ q trình học tập hồn thành luận văn 86 MỤC LỤC Trang Chương TỔNG QUAN HỆ THỐNG THƠNG TIN TRẢI PHỔ 1.1 KHÁI NIỆM 1.2 CẤU HÌNH HỆ THỐNG TRẢI PHỔ 1.3 CÁC ƯU ĐIỂM CỦA THƠNG TIN TRẢI PHỔ 1.3.1 Khả triệt nhiễu 1.3.2 Xác suất phát thấp 1.3.3 Khả đa truy cập 1.3.4 Tính phân giải thời gian lớn 1.4 PHÂN LOẠI CÁC HỆ THỐNG TRẢI PHỔ 1.5 KẾT LUẬN 10 Chương 2.1 CÁC HỆ THỐNG TRẢI PHỔ 11 HỆ THỐNG TRẢI PHỔ DÃY TRỰC TIẾP (DS) 11 2.1.1 Trải phổ dãy trực tiếp tín hiệu điều chếpha nhị phân (SS/BPSK) 12 2.1.2 Ảnh hường nhiễu 15 2.1.3 Trải phổ dãy trực tiếp tín hiệu điều chế pha mức (DS/QPSK) 17 2.2 HỆ THỐNG TRẢI PHỔ NHẢY TẦN 19 2.2.1 Điều chế nhảy tần (FH) 20 2.2.2 Hệ thống giải điều chế nhảy tần 22 2.2.3 Xét ảnh hưởng nhiễu tới hệ thống trải phổ nhảy tần 23 2.3 KẾT LUẬN 25 Chương TẠO TÍN HIỆU GIẢ NGẪU NHIÊN 26 3.1 CHUỖI GIẢ NGẪU NHIÊN 26 3.2 TẠO CHUỖI GIẢ NGẪU NHIÊN ĐỘ DÀI CỰC ĐẠI BẰNG BỘ GHI DỊCH 28 3.3 CÁC CHỈ TIÊU NGẪU NHIÊN CỦA CHUỖI NGẪU NHIÊN ĐỘ DÀI CỰC ĐẠI (MLSR) 30 3.4 BỘ TẠO CHUỖI Mà GIẢ NGẪU NHIÊN THANH GHI PHẦN TỬ 32 3.5 KẾT LUẬN 33 Chương BẮT ĐỒNG BỘ Mà GIẢ NGẪU NHIÊN (PN) TRONG CÁC BỘ THU TRẢI PHỔ 34 4.1 GIỚI THIỆU 34 4.2 TỐI ƯU HĨA BỘ THU 34 4.3 HƯỚNG TIẾP CẬN THEO THAM SỐ QUY NẠP CỰC ĐẠI 36 4.4 HỆ THỐNG BẮT Mà PN NỐI TIẾP ĐƠN BƯỚC 38 4.4.1 Mơ hình chuỗi bắt đồng Markov- Q trình Markov 39 87 4.4.2 Đặc tính thời gian bắt hệ thống khơng có hiệu ứng Đop-le 41 4.4.3 Đặc tính thời gian bắt hệ thống có hiệu ứng Đốp-le 43 4.4.4 Tính xác suất tách PD xác suất cảnh báo lỗi PFA (các tham số hệ thống) 44 4.5 HỆ THỐNG BẮT Mà PN NỐI TIẾP ĐA BƯỚC 45 4.5.1 Mơ hình bắt chỗi Markov 48 4.5.2 Thời gian bắt đồng 50 4.6 BẮT ĐỒNG BỘ NHANH SỬ DỤNG KĨ THUẬT LỌC PHÙ HỢP 51 4.7 CHIẾN THUẬT TÌM KIẾM/KHĨA 56 4.7.1 Trị trung bình phương sai thời gian bắt 59 4.7.2 Một chiến thuật tìm/khóa khác 62 4.8 KẾT LUẬN 64 Chương BÁM ĐỒNG BỘ Mà GIẢ NGẪU NHIÊN (PN) TRONG CÁC BỘ THU TRẢI PHỔ 65 5.1 GIỚI THIỆU 65 5.2 VỊNG KHĨA PHA 65 5.2.1 Vòng khóa pha tương tự 65 5.2.2 Vòng khóa pha số (Digital Phase-locked Loop-DPLL) 67 5.3 VỊNG KHĨA TRỄ (DELAY- LOKED LOOP-DLL) 68 5.3.1 Sơ đồ khối 68 5.3.2 Mơ hình tốn học phương trình hoạt động 69 5.4 VỊNG RUNG TƠ (TDL-TAU DITHER LOOP) 73 5.4.1 Sơ đồ khối 73 5.4.2 Mơ hình tốn học phương trình hoạt động 74 5.5 VỊNG RUNG ĐƠI ( DDL-DOUBLE DITHER LOOP) 76 5.5.1 Sơ đồ khối 76 5.5.2 Mơ hình tốn học phương trình hoạt động 78 5.6 MẠCH VỊNG TÍCH CỦA TỔNG VÀ HIỆU DDL 79 5.6.1 Sơ đồ khối 79 5.6.2 Phương trình hoạt động 79 5.7 MẠCH VỊNG BÁM Mà CẢI TIẾN 80 5.8 MẠCH VỊNG CẢI TIẾN KHĨA TRỄ (IDLL) 82 5.9 KẾT LUẬN 84 88 DANH MỤC CÁC HÌNH Trang Hình 2.1 Trải phổ dãy trực tiếp đơn giản 12 Hình 2.2 Mật độ phổ cơng suất tín hiệu trước sau trải phổ 14 Hình 2.3(a) Sơ đồ dạng thường điều chế DS/BPSK 14 Hình 2.3(b) Bộ điều chế DS/BPSK tương đương 15 Hình 2.4 Bộ nén phổ khơi phục liệu đầu thu 15 Hình 2.5 Hệ thống trải phổ với ảnh hưởng nhiễu 16 Hình 2.6 Trải phổ dãy trực tiếp điều pha mức 18 Hình 2.7 Hệ thống trải phổ nhảy tần 19 Hình 2.8 Đồ thị theo thời gian tín hiệu nhảy tần nhanh 21 Hình 2.9 Đồ thị phổ theo thời gian tín hiệu nhảy tần chậm 22 Hình 2.10 Giải điều chế tín hiệu MFSK) 23 Hình 3.1 Hàm tự tương quan đồ thị thời gian tín hiệu ngẫu nhiên 28 Hình 3.2 Tạo tín hiệu giã ngẫu nhiên ghi dịch 29 Hình 4.1 Hệ thống đánh giá pha tần số 35 Hình 4.2 Vùng bất định pha tần số 36 Hình 4.3 Các cấu hình bám mã 38 Hình 4.4 Sơ đồ khối hệ thống bắt mã đơn bước với tách khơng kết hợp 39 Hình 4.5 Biểu diễn tương đương thơng thấp hệ thống bắt mã PN đơn bước 39 Hình 4.6 Lưu đồ hàm sinh cho thời gian bắt đồng 42 Hình 4.7 Xác suất lỗi cảnh báo phát với γ = −20 dB 45 Hình 4.8 Hệ thống đồng nối tiếp N- bước dò tìm ½ chip 46 Hình 4.9 Sơ đồ khối hệ thống bắt mã PN N bước với tách kết hợp 47 Hình 4.10 Lưu đồ hàm sinh cho thời gian bắt đồng q trình đa bước48 Hình 4.11 Các lưu đồ cho tác động Cell q trình N bước 49 Hình 4.12 Hệ thống bắt đồng lọc phù hợp thơng dải 53 Hình 4.13 Hệ thống bắt đồng lọc phù hợp thơng thấp 53 Hình 4.14 Bộ lọc phù hợp cho chuỗi PN M- chip thực đường trễ 54 89 Hình 4.15 (a) Thực tương quan tương tự lọc phù hợp (b) Thực tương quan số lọc phù hợp 55 Hình 4.16 Chiến thuật tìm kiếm /khóa 57 Hình 4.17 Mơ hình chuỗi Markov Chiến thuật tìm kiếm /khóa 57 Hình 4.18 Thời gian kiểm tra trung bình theo xác suất phát cảnh báo lỗi62 Hình 4.19 Chiến thuật tìm kiếm/khóa khác 63 Hình 5.2 Sơ đồ khối DPLL 67 Hình 5.3 Mơ hình tương đương băng gốc 68 Hình 5.4 Vòng khóa trễ khơng kết hợp 69 Hình 5.5 Các hàm tự tương quan mã PN nhanh chậm pha 71 Hình 5.6 Hàm đặc tính sai lệch 72 Hình 5.7 Vòng TD khơng kết hợp 74 Hình 5.8 Mơ hình tương đương vòng TD 76 Hình 5.9 Sơ đồ tương đương vòng khóa TDL 77 Hình 5.10 Vòng khóa DDL 77 Hình 5.11 Thay đơn giản hóa vòng DDL 78 Hình 5.12 Mơ hình tương đương cho DDL 78 Hình 5.13 Vòng khóa tổng hiệu DDL 80 Hình 5.14 Mạch vòng bám mã 81 Hình 5.15 Hàm đặc tính sai lệch vòng delta cho DLL MCTL 82 90 TÀI LIỆU THAM KHẢO [1] Per Enflo(1973), “A counter example to the approximation property”.Acta mathematica, No.130,pp.309-317 [2] Ole christensen (199 5), “Framer and pseudo- inverses”, J.Math.Anal.Appl.195, pp.401-414 [3] Ole christensen ,Jensen (2000) An introduction to the theory of bases,frames,and wavelets.tech.Univ.of Denmark,NuHAG [4] Ole christensen (2001).Framer,Riesz bases and discrette gabor/wavelet expansions”,American mathematical sosietiy, vol.38,No 3,PP 273-291 [5] A.ron.Shen (1997), “Weyl-heisberg systems and Riesz bases in L2 (R)”, Duke Math J.,N0 89, pp 237 – 282 [6] R Young (1980) An ỉntoduction to nonharmonic Fourier series, Academic Press, New York [7] D Gabor (1946), “ Theory of communications”, J IEE (London) 93 N0 3, pp 429 – 457 [8] A C John (1989), The theory and Practice of Modem design, John Wiley and Sons [9] Lie – Liang Yang, Lajos Hanzo (2002), “ Software – defined – radio – assisted adaptive broadband frequecy hopping muliticarrier DS-CDMA”, IEEE communications, N0 3, Mar, pp 174-183 [10] Nguyễn Hữu Trung (2010) Kỹ thuật trải phổ truyền dẫn đa sóng mạng -Nhà xuất khoa học kỹ thuật CỘNG HỒ Xà HỘI CHỦ NGHĨA VIỆT NAM Độc lâp – Tự – Hạnh phúc BẢN NHẬN XÉT LUẬN VĂN THẠC SĨ - Đề tài: Nghiên cứu c¸c phương pháp ®ång bé m· PN c¸c bé thu tr¶i phỉ - Tác giả: vâ v¨n vÞnh - Chun ngành: Điện tử - Viễn Thơng - Người hướng dẫn : PGS.TS Nguyễn Hữu Trung - Đơn vị : viƯn Điện tử -Viễn Thơng Nhận xét: 1.Tổng quan chung: Đề tài nghiên cứu phương pháp đồng mã PN thu trải phổ Đề tài trình bày hệ thống trải phổ Các vấn đề tạo mã giã ngẫu nhiên quy trình bắt đồng bán đồng mã giã ngẫu nhiên thu trải phổ Ưu điểm, nhược điểm luận văn nội dung, hình thức; thái độ, trách nhiệm tác giả q trình thực luận văn Nội dung luận văn đáp ứng u cầu luận văn trình độ thạc sỹ kỹ thuật Hình thức luận văn theo mẫu Viện đào tạo sau đại học, Trường ®ại học Bách Khoa Hà Nội Trong q trình thực luận văn, tác giả có nhiều cố gắng, thái độ nghiên cứu khoa học nghiêm túc, trách nhiệm đạt kết đáp ứng trình độ thạc sỹ kỹ thuật 3.Kết luận: Tơi đồng ý để tác giả Vâ V¨n VÞnh bảo vệ luận văn trước Hội đồng chấm luận văn thạc sĩ Hà Nội, Ngày26 tháng 03 năm 2012 Người nhận xét c PGS.TS.Ngun H÷u Trung
- Xem thêm -

Xem thêm: Nghiên cứu xây dựng các hệ thống CDMA đa sóng mang , Nghiên cứu xây dựng các hệ thống CDMA đa sóng mang , Nghiên cứu xây dựng các hệ thống CDMA đa sóng mang

Gợi ý tài liệu liên quan cho bạn

Từ khóa liên quan

Nạp tiền Tải lên
Đăng ký
Đăng nhập