MẠCH GHI DỊCH MẠCH GHI DỊCH Bởi: Nguyễn Trung Tập MẠCH GHI DỊCH Sơ đồ nguyên tắc vận chuyển (H 5.12) (H 5.12) (H 5.12) sơ đồ mạch ghi dịch bit đơn giản, mạch gồm FF D nối thành chuỗi (ngã Q FF trước nối vào ngã vào D FF sau) ngã vào CK nối chung lại (các FF chịu tác động đồng thời) Mạch ghi dịch có khả dịch phải Ngã vào DA FF gọi ngã vào liệu nối tiếp, ngã QA, QB, QC, QD ngã song song, ngã FF cuối (FF D) ngã nối tiếp Trước cho mạch hoạt động, tác dụng xung xóa vào ngã vào CL (đưa chân nối chung xuống thấp lên cao) để ngã QA = QB = QC = QD = Cho liệu vào DA, sau xung đồng hồ, liệu từ tầng trước truyền qua tầng sau (Giả sử DA chuỗi liệu gồm bit cao, bit thấp cao thấp), trạng thái ngã FF cho Bảng 5.12 1/5 MẠCH GHI DỊCH Bảng 5.12 Các mạch ghi dịch phân loại tùy vào số bit (số FF), chiều dịch (phải/trái), ngã vào/ra (nối tiếp/song song) Để có mạch dịch trái, liệu nối tiếp đưa vào ngã vào D FF cuối ngã FF sau nối ngược trở lại ngã vào FF trước (H 5.13) (H 5.13) Cho liệu nối tiếp vào ngã vào D FF 4, sau xung đồng hồ, liệu truyền từ tầng sau tầng trước Giả sử chuỗi liệu giống trên, trạng thái ngã FF cho bảng 5.13 Bảng 5.13 2/5 MẠCH GHI DỊCH Vài IC ghi dịch tiêu biểu Trên thị trường có nhiều loại IC ghi dịch, có đầy đủ chức dịch phải trái, vào/ra nối tiếp, song song Sau đây, khảo sát IC tiêu biểu: - IC 74164: dịch phải bit; - IC 7495: bit , dịch phải, trái, vào/ra nối tiếp/song song IC 74164: (H 5.14) ¯ MR: Master Reset, chân Clear mạch, tác động thấp CP: Clock pulse, ngã vào xung đồng hồ tác động cạnh lên IC 7495: 3/5 MẠCH GHI DỊCH (H 5.15) Ý nghĩa chân: S: Mode control input Ds: Serial Data input P0 - P3 : Parrallel data inputs CP1 : Serial Clock CP2: Parrallel clock Q0 - Q3 : Parrallel outputs Dươi bước thao tác để thực chức IC Nạp liệu song song - Chuẩn bị liệu ngã vào P0 - P3 - Cho S = 1, liệu đưa vào ngã vào FF, CP1 bị khóa, CP2 ngã vào CK, liệu xuất ngã Q0 - Q3 có cạnh xuống CK Dịch phải - Sau nạp liệu song song - Chuẩn bị liệu nối tiếp - Cho S = - Đưa liệu nối tiếp vào ngã vào Ds, CP2 bị khóa, CP1 ngã vào CK, CK tác động, liệu dịch phải bit ngã Q0 - Q3 Dịch trái - Nối ngã FF sau vào ngã vào song song FF trước - P3 ngã vào nối tiếp - S = để cách ly ngã FF trước với ngã vào FF sau - CP2 ngã vào xung CK, liệu dịch trái ứng với cạnh xuống CK Lưu ý: Mặc dù có ngã vào cho xung CK sử dụng chúng thường nối chung lại, lý ứng với trạng thái tín hiệu điều khiển S có hai cổng AND mở tín hiệu CK qua Ứng dụng ghi dịch Ghi dịch có nhiều ứng dụng: 4/5 MẠCH GHI DỊCH - Một số nhị phân dịch trái bit, giá trị nhân lên gấp đôi chia hai dịch phải bit Thí dụ số 1010.00 = 1010 dịch trái thành 10100.0 = 2010 dịch phải thành 101.000 = 510 - Trong máy tính ghi (tên thường gọi mạch ghi dịch) nơi lưu tạm liệu để thực phép tính, lệnh quay, dịch - Ngoài ra, mạch ghi dịch ứng dụng khác như: tạo mạch đếm vòng, biến đổi liệu nối tiếp ? song song, dùng thiết kế mạch đèn trang trí, quang báo 5/5