CÂU HỎI ÔN TẬP MÔN ĐIỆN TỬ SỐ CHƯƠNG I Định nghĩa bit, byte? Đổi số nhị phân sau sang dạng bát phân: 0101 1111 0100 1110 a 57514 b 57515 c 57516 d 57517 Thực phép tính hai số thập lục phân sau: 132,4416 + 215,0216 a 347,46 b 357,46 c 347,56 d 357,67 Thực phép cộng hai số có dấu sau theo phương pháp bù 1: 0000 11012 + 1000 10112 a 0000 0101 b 0000 0100 c 0000 0011 d 0000 0010 Thực phép cộng hai số có dấu sau theo phương pháp bù 2: 0000 11012 - 1001 10002 a 1000 1110 b 1000 1011 c 1000 1100 d 1000 1110 Hai byte có bit? a 16 b c 32 d 64 CHƯƠNG II CHƯƠNG III CHƯƠNG IV library ieee; use ieee.std_logic_1164.all; entity flop is port( C, CE, PRE : in std_logic; D : in std_logic_vector (3 downto 0); Q : out std_logic_vector (3 downto 0)); end flop; A B architecture archi of flop is begin process (C) begin if (PRE='1') then Q [...]... của số A lớn hơn giá trị của số B m Cả hai số ở lối vào đều có giá trị giống nhau n Giá trị của số A nhỏ hơn giá trị của số B o Giá trị của số B lớn hơn giá trị của số A xi Nếu lối ra A=B của bộ so sánh được kích hoạt, thì: 12 Giá trị của số A lớn hơn giá trị của số B 13 Cả hai số ở lối vào đều có giá trị giống nhau 14 Giá trị của số A nhỏ hơn giá trị của số B 15 Giá trị của số B lớn hơn giá trị của số. .. nối lên VCC 16 Một bộ đếm không đồng bộ 5 bit thì cung cấp hệ số chia tần hay hệ số chia số đếm là bao nhiêu : a 32 b 16 c 8 d Không có trường hợp nào ở trên 16 Với bộ đếm không đồng bộ, qua mỗi trigơ thì lối ra của nó chia tần số đầu vào ra làm : a 4 b 2 c 10 d 16 16 Tần số đầu vào của một bộ đếm không đồng bộ 4 bit là 100KHz Vậy tần số tại đầu ra tại lối ra có trọng số lớn nhất (MSB) là bao nhiêu... số A lớn hơn giá trị của số B 13 Cả hai số ở lối vào đều có giá trị giống nhau 14 Giá trị của số A nhỏ hơn giá trị của số B 15 Giá trị của số B nhỏ hơn giá trị của số A xi Một ALU có chứa: 12 Một khối số học 13 Một khối logic 14 Một khối so sánh 15 Một khối số học và một khối logic CHƯƠNG V 1 Cho các trigơ cơ bản loại RS, JK, D và T Loại trigơ nào trong số các loại này có thể thực hiện được mà không... sau) 16 Hệ số chia tần số cho một bộ đếm không đồng bộ 4 bit là : a 1, 2, 4 và 8 b 1, 2, 4 và 16 c 2, 4, 8 và 16 d Tất cả các trường hợp trên, phụ thuộc vào tần số xung clock 16 Nếu một bộ đếm không đồng bộ 4 bit có các lối ra đảo thì chúng a Đếm từ 15 -> 0 b Đếm từ 0 -> 15 c Luôn là 0 d Luôn là 15 16 Cần bao nhiêu chu kỳ xung clock đầu vào để phát ra một chu kỳ hoàn chỉnh tại lối ra có trọng số lớn nhất... = 1 (F thì mạch có hoạt động không? đạng tín hiệu tương đối lối ra sẽ như thế nào? Hình 6-1 Bộ dao động đa hài cấu trúc bằng cổng NAND a Lối ra luôn ở mức logic thấp b Lối ra luôn ở mức logic cao c Tín hiệu lối ra là xung vuông với độ lấp đầy nhỏ hơn 50% d Tín hiệu lối ra là xung vuông có độ lấp đầy lớn hơn 50% 2 Với câu hỏi như câu 1 và giả thiết R1= 3 k(, tính tần số dao động của mạch và vẽ dạng... liệu parity chẵn 13 dữ liệu parity lẻ 14 một trong hai trường hợp trên 15 Không phải hai trường hợp trên xi Khi ghép bộ cộng 2 số nhị phân 4 bit có thể : 12 Cộng thành các số 8 bit 13 Cộng thành các số 4 bit 14 Tạo ra một tổng 8 bit 15 Tạo ra một số 8 bit khác xi Lối ra của từng tổng của bộ cộng có được là do thực hiện cộng : 12 Tất cả 4 bit của từng số nhị phân 13 từng cặp bit một 14 Bit nhớ 15 1 với... viết d Không có phương án nào đúng 2 Bộ nhớ RAM là bộ nhớ: a Chỉ có thể đọc b Chỉ có thể viết c Có thể vừa đọc vừa viết d Không có phương án nào đúng 2 Linh kiện lưu giữ bit thông tin của DRAM là: a Transistor b Trigơ c Tụ điện d Diode 2 Linh kiện lưu giữ bit thông tin của SRAM là: a Transistor b Trigơ c Tụ điện d Diode 2 MROM được chế tạo bởi công nghệ : a Lưỡng cực b MOS c Lưỡng cực và MOS d Không có... 16 Khi tần số xung nhịp của bộ đếm không đồng bộ tăng thì : a Các đầu vào xoá (CLEAR) và lập (SET) không điều khiển tất cả các trigơ của bộ đếm b Chức năng của các đầu vào xoá (CLEAR) và lập (SET) không bị ảnh hưởng gì c Tăng khả năng đếm lớn nhất của nó d Giảm khả năng đếm lớn nhất của nó 16 Một xung clock vào : a Cho phép một bộ đếm không đồng bộ chạy trong chế độ không đồng bộ b Xác định số đếm lớn... ra ổn định b Tần số tín hiệu lối ra ổn định c Biên độ lối ra có thể điều chỉnh được d Tần số lối ra có thể điều chỉnh được 2 Trong mạch dao động đa hài dùng thạch anh như hình 6-6, nếu không có tụ C 1, lối ra của thạch anh được nối trực tiếp với dầu vào của cổng NAND thứ hai thì mạch: Hình 6-6 Mạch dao động đa hài thạch anh a Không dao động lối ra luôn thấp b Không dao động lối ra luôn cao c Có xung... Mạch vẫn hoạt động bình thường b Tín hiệu lối ra luôn bằng 0 c Tín hiệu lối ra luôn bằng 1 d Xung lối ra bằng xung lối vào 2 Trong mạch đa hài hình 6-20, nếu điện trở R2 bị nối tắt thì: a Mạch vẫn phát xung và tần số lối ra chỉ phụ thuộc vào giá trị của R1 và C b Xung lối ra là xung vuông có độ lấp đầy là 50% c Mạch vẫn phát xung nhưng tần số rất cao d Không có tín hiệu lối ra CHƯƠNG VII 1 Bộ nhớ ROM là