ALƯ Đồ án Vi mạch Trang 243 Câu trúc hoạt động Vi xử lý: Câu trúc Vi xử lý: PHẦN li GIỚI THIỆU Hệ VI xử LÝ Khôi giao tiếp vào-ra (I/O Interface): Một Vi xử lý gồm có ba khôi chức năng: Đơn vị thực thi, điều khiểnĐây cầu nôi CPU với giới bên Một hệ thông Vi xử lý tự bus giao tiếp muôn tuần đưa liệu để điều khiển thiết bị bên muôn nhận liệu III I Sơ lược Hệ thông Vi xử lý: Hệ thông Vi xử lý bao gồm: xử lý trung tâm (CPU: Central Processing Hệ thông Bus: Hệ thông Bus (nhóm nhiều dây hay tín hiệu có chức liên Bus điều khiển lạc) đảm Control Logic bảo cho liên lạc thông suốt CPU, nhớ giao tiếp ngoại Bus liệu vi Sơ đồ khôi cấu trúc Vi xử lý Bộ nhớ Bộ trung Cóxửbalýloại bus: (Memory) tâmđiểm bên Vi xử lý: Các đặc - Bus địa (address bus): dùng để xác định vị trí, dò tìm thông tin bộ ROM- nhớ, a Chiều dài từ liệu: giao tiếp ngoại vi, có mộtRAM chiều truyền từ CPU Đặc điểm quan trọng Vi xử lý chiều dài từ liệu Vi xử lý đầu _Bus địa tiên có _ chiều dài từ liệu bit, Vi xử lý sau có chiều dài từ liệu bit, Sơ đổ khôi hệ Vi xử lý 16 bit, 32 bit II Giới 64 thiệu bit Độvềdài Vi xử lý: từ liệu nói lên tốc độ làm việc khả truy xuất Chức khối: Vi xử lý vi mạch điện tử có mật độ tích hợp cao, bao gồm nhớ Vi xử lý Nêu Vi xử lý có chiều dài từ liệu lớn tốc độ xử lý công vi việc nhanh mạch sô" có khả nhận, xử lý xuất liệu Vi xử lý có chức hoạt lý xuất trung Unit): khảKhôi năngxử truy bộtâm nhớ(CPUrCentral lớn, dùngProcessing công việc xử lý liệu, động điều khiển Là khối quan trọng xem não hệ thông Các hệ Vi đơn vị xử lý trung tâm (CPU - Central Processing Unit) máy tính sô" Hoạt b Độ dài từ địa chỉ: động Vi xử lý xử lý liệu, trình điều khiển theo Dung lượng nhớ mà Vi xử lý truy xuất phần cấutrình trúc chương Vi gồm lệnh từ bên mà người sử dụng thay đổi tùy theo tập Bộhợp nhớcác (Memory): xử xử lý phải biết địa từngcủa ô yêulý Để truy xuất nhớ Vicầu nhớ cụ thể, trò Vi quan hiểu hệ vivàxửthực lý, nơirấtlưu trữ chương công Có việc.vaiMột xử trọng lý có khả nhiều yêu cầu trình điều địa ô nhớ xác định từ địa Độ dài từ địa cho biết điều khiển, khiển khác sô" lượng dữmột liệu, kếtchính trung gian qúa trìnhngắn tính toán, cách xác thời gian râ"t Vi xửxử lý lý phảiĐược nằm chia trongthành mộtô hai loại: Hệ c Tốc độ làm việc: thông Vi xử lý phát huy tác dụng, có nghĩa Vi xử lý phải kết - ROM (Read Only Memory): chứa chương trình điều khiển hệ thông, Vi xử lý làm việc định tốc độ làm nôi Tần sô" xung clock cung cấp chovới các việc Vi mạch điện bên thiết bị giao tiếp khác liệu nạp ROM không bị xóa hệ Vi xử lý hoạt động không bị mâ"t xử lý, tô"c độ cho nhà chê" tạo Tô"c độ xung clock cao Chức Vi xử Vi xử lý xử lý liệu lý Để thực công làm Đồ án Vi mạch d Trang Các ghi: Trong cấu trúc củaVi xử lý, ghi giữ vai trò quan trọng, chúng dùng để xử lý liệu Có nhiều loại ghi Vi xử lý với chức khác nhau, số lượng ghi đóng vai trò quan trọng Vi xử lý người lập trình Nếu Vi xử lý có sô" lượng ghi nhiều người lập trình viết e Tập lệnh: Bâ"t kì Vi xử lý muôn hoạt động phải có tập lệnh Do câu tạo phần cứng khác nên Vi xử lý có tập lệnh khác Tập lệnh Vi xử lý yếu tô" để đánh giá tô"c độ làm việc Vi xử lý Nếu Vi xử lý có nhiều mạch điện logic bên để thực sô" lượng lệnh điều khiển Vi xử lý bỉt: Mỗi loại Vi xử lý có câu trúc khác thường có khôi sau: - Khôi đơn vị sô" học/logic (ALU - Arithmetic Logic Unit) - Các ghi (Registers) - Khôi điều khiển logic (Control Logic) Chức nguyên lý hoạt động khôi sau: a Khô"i Đơn vị sô" học-logic (ALU - Arithmetic Logic Unit): Đây khôi quan trọng Vi xử lý, khôi chứa mạch điện logic có chức làm thay đổi liệu ALU có hai ngõ vào IN, Increment Decrement Complement Đồ án Vi mạch External input & output Trang 16 bit Sơ đồ khôi Vi xử lý bit b Các ghi (Registers): Các ghi có Vi xử lý A, PC, SP, F, ghi thông dụng B, c, D, E, ghi lệnh, ghi địa Thanh ghi A (Accumulator): hay tích lũy, ghi quan trọng Vi xử lý, có chức lưu trữ liệu tính toán Hầu hết phép tính logic sô" học diễn ghi ALƯ Nó có chức quan trọng khác truyền liệu từ ô nhớ hay từ ghi bên thiết bị ngoại vi Đồ án Vi mạch Trang Thanh ghi trang thái (Status Register): gọi ghi cờ (Flag Register), dùng để lưu trữ kết số lệnh kiểm tra có ảnh hưởng đến ghi Các bit thường có ghi cờ là: - Bit Carry “C”: kết tràn c = 1, ngược lại c = - Bit Zero “Z” : kết z = 1, ngược lại z = - Bit Negative “N”: bit MSB ghi N = 1, ngược lại N = - Bit Intermediate Carry “I”: giông bit Carry có tác dụng với phép cộng hay trừ bit thấp - Bit Interupt Flag “IF”: IF = người lập trình cho phép ngắt, ngược lại ỈF = - Bit Overílovv “O”: o = bit Carry phép toán cộng vđi bit dấu liệu - Bit Parity “P”: p = kết phép toán số chẩn, ngược lại p = Thanh ghi trỏ ngăn xếp SP (Stack Pointer): chức ghi trỏ ngăn c Khôi giải mã lệnh khôi điều khiển logic: Chức khôi giải mã lệnh nhận lệnh từ ghi lệnh sau tiến hành giải mã lệnh đưa tín hiệu điều khiển đến khôi điều khiển logic Đồ án Vi mạch Trang - Bus đia chỉ: có nhiệm vụ định địa thiết bị cần truy xuất nên mang tính chiều, có Vi xử lý đưa liệu lên bus địa Bus liẽu: dùng để kết nôi ghi bên Vi xử lý ALƯ, tất liệu di chuyển bên Vi xử lý từ khôi đến khôi khác thông qua bus liệu, bus liệu mang tính hai chiều Khi Vi xử lý cần truy xuất liệu từ nhớ hay thiết bị I/O bên bus liệu bên phải nốì với bus liệu bên - Tập lệnh (Instructions) Vi xử lý: Mỗi loại Vi xử lý có tập lệnh riêng, số lượng lệnh tùy thuộc vào loại Vi xử lý Tập lệnh Vi xử lý chia làm nhóm sau: - Nhóm lệnh truyền liệu - Nhóm lệnh sô" học logic - Nhóm lệnh trao đổi, truyền khôi liệu tìm kiếm - Nhóm lệnh xoay dịch - Nhóm lệnh điều khiển - Nhóm lệnh bit - Nhóm lệnh nhảy - Nhóm lệnh gọi, trở Đồ án Vi mạch Trang - Định địa gián tiếp ghi: toán hạng địa sô" liệu mà dâu hiệu cho biết nơi chứa liệu - Định địa trực tiếp: toán hạng địa liệu cần xử lý - Định địa tức thời: toán hạng liệu cần xử lý - Định địa ngầm định: vị trí giá trị liệu cần xử lý /\ Đồ Đồ Đồ án án án Vi Vi Vi mạch mạch mạch Đồ án Vi mạch 1.AD0 AD7 Nhóm lệnh truyền liệu: bus (input/output) - Address/Data INTERRUP T D D ó Trang Trang Trang 17 11 15 13 12 16 14 Trang 10 Bus địa chỉ/dữ liệu, làm việc theo PHẦN II:(output) V / x phương L Ỷ 0pháp Ađa lộ thời gian: Ớ chu kỳ Cấu RD\ INTA -tạo Read - 8085A: Interrupt controlAcknovvledge (output) đồng hồ s - Sign (bit dấu) byte thấp địa ô nhớ khôi xuất nhập, hai chu kỳ SOD HALT liệu, ngõKhi raRST7.5 kết trạng RST6.5 thái thái Hi-Z chế độ HOLD, s cấu TNTR = tạo1ĨNTA\ Trạng làRST5.5 sô" TRAP âm SID RST 5.5, RST 6.5, RST 7.5 Restart Interrupt (input) lúc sI Giới =- Write Khi sô" dương WR\ controlkết (output) thiệu: RESET SERIAL T/O CONTROL TNTERRUPT CONTROL z - Zero (bit zero) động mức A thấp chohãng biết Intel liệu đượcnăm viết1974 vào nhớlà cổng, TRAP Tác (input) Vi xử lý 8085 chếđang tạo vào Đây Vi xử T, cấu tạo lý bit, Tj phần Yêu cầu ngắt có mức8độ ưu INTERNAL tiên cao Inhất DATA không BIT BUche S L xung clock ngõ trạng thái Trạng thái Hi-Z chế độ HOLD, HALT có chiều dài từ liệu bit, chiều dài từ địa 16 bit z = Khi kết L lúc RESET XAis-Ag Address A|5-A8 z= Khi kết Address khác AỊ5-A8 )C _/C READY (input) /( A7~AQ X Data D7-D0 Đặc tính: AD7-AD0 /( A?~A" X Data D7TNSTRU RESET IN\ (input) D I AC - Auxiliary Carry (bit sô" nhớ phụ) r I\ AL - Nguồn cung cấp : 5V ± 10% So, Si, IO/M\ -I\ _ status (output) ACE= Khi phép tính bị tràn bitL _ INSTRUC (1) Vi xử lý cất\ PC vào ngăn xếp trước nhảy đến địa ngắt - Dòng điện cực đại: Imax = 170mA.TION L DECODER \ RESET OUT (output) RD\ AND AC = (2) Khi phép tính bit Phụ thuộc vàokhông địa chỉtràn gọi ngắt MACHTN p - Parity (bit chẩnChu lẻ) kỳ đọc í> Chu kỳ viết Phương pháp đa lộ thời gian 111 Xi, X2 (input) Địa RESTART p- Sơ = đồ chân Khi vàkết sô" chấn sơ đồ vu m Vcc □ X, logic: nhớ Ngõ đặt thạch anh, RC LC để tạo xung đồng hồ, Xi ngõ D5 pD4 D3 RESETIN Rea A|5 vào X, = Khi kết E sô" lẻ □ HO dy LI) Reset Hol tín □ HL □ d HOLD CLK OulOUT CLOCK ALE So s, TO/M\ RESET TN AD7 .AD{) Ais-.As Ẽ RD\ Out Ag * trạng thái HiSOD hiệu đồng hồ từ mạch bênWR\ □ Rcsc SID Intr Zsố lề lù sô có tổng số Trap Số chẵn số cỏ tổng số hữ [ỉ]t In chẵn, RST ngược lại ADDRESS RESET OUT BUS DATA/ADDRESS BUS ALE Read 7.5 RST 7.5 E X không xác R RST RST □ So E hit [1]- lẻ.RST CLK Clock (output) D\ 5.5 8085A 6.5 s, □ Câu□ trúcWVi xử lý 8085A E R\ Trap nửa tín hiệu Xi E□đồng hồ có tần số phân Ngõ TNTR xung RD\ A Rese INTA\ Cy - Carry (bit sô" nhớ) WR\ L AE t In 1□ 1s, H D X| HLD A ghi o xử lý 8085A gồm □ phần: Đơn vị số” học-logic, Cấu tạo Vi INT A s0 SID Serial Input Data line (input) A x2 E D có sô" nhớ Khi kết Cy =-1Hold đơn vị HLDA Acknowledge (output) □ A1 | SID SOD Ngõ vào liệughi nốitrong tiếp nạp vàođược bit 7Vcc tích lũy điều khiển Các 8085A chia sau:khi có lệnh RIM A1 CLK AẼ Vi xử lý trình (PC) trỏ ngăn xếp (SP): hai ghi có CyBộ = 0đếm Khi chương kết không sô" nhđ độ dài 16 SOD Serial Dataxuất lineđược (output) bit nên -Vi xử lýOutput truy lượng ô nhớ 21 = 65536 byte hay Các ghi công dụng chung: Gồm ghi có độ dài bit 64Kbyte INTR - Interrupt Request (input) Các ngắt gọi lệnh RST ký lần Ngõ liệu nối tiếp xáchiệu định lệnh SIM Sơ chân (Accummulator): Cóghi ký hiệudụng làthể A,chung, độ dài 8thành bit lý Đây Được cầu ngắt công Vi xử nhận lượtđồlàBộ B, tích c, dùng D,lũy E, cho H vàcác L yêu Các có kết hợp cặp 16 Vi xử lý chốt địa ghi quan bit:INCREMENTER/ BC, trọng Vi xử lý, hầu hết trình tính toán xảy ▼ ▼ MOV ds, M MOV M, sr Truyền liệu từ ô nhớ có địa chứa cặp ghi HL Đồ án mạch Truyền dữViliệu từ ghi sr vào ô nhớ có địa chứa MVI M, data LDAX rP cặp Truyền tức thời liệu bit vào ô nhđ có địa chứa cặp Nạp gián tiếp nội dung ô nhớ có địa chứa cặp ghi LHLD addr STAX rP Nạp trực tiếp nội dung ô nhớ có địa addr vào ghi L, Lưu trữ gián tiếp nội dung ghi A vào ô nhớ có địa chứa SHLD addr Lưu trữ trực tiếp nội dung ghi L vào ô nhớ có địa addr, XCHG Hoán chuyển nội dung cặp ghi HL với cặp ghi DE Nhóm lệnh sô" logic: học ADD sr Cộng không lưu ý sô nhớ nội dung ghi A với nội dung ADD M Cộng không lưu ý sô nhớ nội dung ghi A với nội dung ô nhớ ADC sr Cộng có lưu ý sô" nhđ nội dung ghi A với nội dung ghi ADC M Cộng có lưu ý sô" nhớ nội dung ghi A vđi nội dung ô nhớ có SUB sr SUB M SBB M Trừ không lưu ý sô" thiếu nội dung ghi A với nội dung Trừ không lưu ý sô" thiếu nội dung ghi A với nội dung ô nhớ Trừ có lưu ý sô" thiếu nội dung ghi A với nội dung ô nhớ có địa chứa cặp ghi HL Trang 18 AN A M AND nội dung ghi A với nội dung ô nhớ có địa OR A M OR nội dung ghi A với nội dung ô nhớ có địa chứa XR A M EXOR nội dung ghi A với nội dung ô nhớ có địa chĩ CMC Nghịch đảo bit cy Nhóm lệnh so So sánh nội dung ghi A với nội dung ghi sr sánh: CPI data Nhóm nhảy: So sánh nội dung ghi A với nội dung ô nhớ có địa chứa So sánh nội dung ghi A với liệu lệnh Nhảy đến địa addr không điều kiện N CMP M II >• > u Đồ án Vi mạch II Trang 21 M 7.5 - M 6.5 - M5.5 = [0]: Cho phép yêu cầu ngắt o II N = [1]: Ngăn yêu cầu ngắt dụng o II II u = [0]: Các bit từ đến ghi A có tác u MSE "T = [1]: Các bit từ đến ghi A không tác dụng RST 7.5 = [0]: Không ảnh hưởng Nhóm lệnh ngăn xếp: PUSH rp Chuyển liệu cặp ghi rp vào ngăn xếp N M 7.5 - M 6.5 - M 5.5 = [0]: Yêu cầu ngắt bị ngăn = [1]: Yêu cầu ngắt phép -d II >• > u Nhóm lệnh xuất nhập: IE = [01: Vi xử lý không chấp nhận yêu cầu ngắt IN port SID Nhập liệu từ cổng port vào ghi A OUT port Xuất liệu từ ghi A cổng port Nhóm lệnh đặc biệt: SIM công Lệnh sử dụng bit ghi A để thực Đồ án Vi mạch án Vi mạch 24 Trang 26 27 22 25 30 23 28 Chế đỏ 0: Khi nhóm A chế độ nhóm B chế độ Tuy Từ điều khiển A III: THIẾT Hệ VI74138: xử LÍ 8085 nhiên,Cơ B *e Port chếmạch A Bhoạt làPHẦN port động xuất 8255A: liệu: ->KỂ Vi giải mã 3dữ đường đường nhóm B chê độ có bit PC0-PC2 sử dụng cho xuât/nhập vìc 74138 thả tất nhómKhi chân RESET mức 1, 8255A A khởi động, sẽY0 Y7 G2A1 24 mượn bit PC3 để sử dụng yêu cầu ngắt Thông thường, nếuACKa\ nhómchân Aở AC liên quan tđi cửa vào/ra Trạng thái kéo dài tới chương trình ứng chế Chế độ xác lập hai port bit (Ađộ Kb\ ÕJB B) hai port bit (nửa OBFa\ cao nửa2 dụng viết từ chân vàchân sơthái đồ logic thìPhương bit PC0-PC2 đượcSơ nốiđồ với trạng thái điều khiển thiết Bảng trạng I án thiết kế: OBF thấp điều khiển vào ghi điều khiển đểnôi xác định chê độ làm việc 8255A với Ba PC4,5 bị port C) port dữphím, liệu tùy D4, YêuBất cầukỳđặt thiết kếcó hệthể Vi nhập xử lý 8085xuất có 40 hiểntheo thị tám bit LED chê độ INT port A Port B dùng cho đoạn D3, Dimục đích RA 1NT c Vicơ mạch giao tiếp ngoại hoạt động là: vi 8255A: 8255A =xuất nhập RB D() Dữ liệu chốt nhập (còn không) Sơ đồ chân sơ đồ logic đặt/xóa bit0 đôi với port2764 C: taWR\ có khả trình lập vàhệxóa từngSRAM bit Nếu bit -Việc nhớ: chọn EPROM chứa chương thông, 6264 =vi xuất VO Vi mạch 8255A mạch giao tiếp ngoại vi lập trình Nó dùng chứa vo để tạm kết liệu hệ thông Đồng thời thiết kế thêm đế cắm dành Cấuthời trúcvà từcác điềubiến khiển 8255A: Đặt/xóa nôi giao tiếp song song Vi xử lý thiết bị điều khiển bên cho Chế đô 2: bit - PA OBFA\ (PC7 ): ngõ nàykhe cắm xuống mức đệm xuất đầy6264 để báo EPROM mở rộng cần, 32764 thể = cắm đặt SRAM Chế độ hai port A B làm việc ởcó chế độ xuất/nhập có chốt Port A Chế độ chế độ xuấưnhập hai chiều chốt Trong chế độ này, PA4 cho PA thiết bị có thổ (set) B port A ngoại biếtchức portnăng A xuất dữbằng liệu chuyểnviPA đổi RAM/ROM jumper Ĩ độc lập nhau, mỗiPAs hoạt port có bit điều khiển/dữ liệu hình thành từ dùngđộng cho PAxuất nhập, bit port c dùng để trạng thái điều ACKa\ bị ngoại vi đặt mức để báo cho 4khiển port bit cao „ A (PCÔ): tiếp nộingõ bộ: vào sử dụng thiết vi mạch 8255A Nhóm B để quét đèn quét PA6 Rgiao 8255A biết PA? phím D\ Bảng trạng thái Vi 8255A CS INTRa\ Port C (thấp) liệunày port A chấp nhận mạch làm việc theo kiểu nhớ, port tương ứng với vị trí ô nhớ WR\ X G Dữ * Port quét port nhập liệu: liệu N A là(PC3 -b INTRA ): Cờ ngõ có đặt/xóa bit mục đích trường hợp nhập D Bộ nhổ SRAM 6264: RBSET đèn phím thấp nên sử dụng các1 LED hiển thị loại Cathode = nhập A| tác động 0mức = tích cực Cờ AC cho chung Chế độ nhóm SRAM 6264 B nhớDo chế tạo theo công nghệ CMOS, có dung lượng Ka\ Ao STB 0= xuâ^t a\ D| 65536Nhóm bit giao đượctiếp tổ thành bit sử (8 KByte), ápchế cung cấp +5V, OBF B chức hình độlý 1: Port B mạch - với thiết8192x8 bịcấu ngoài: dụng haiởđiện vi 8255A, sử IBF thời gian truy = chế nhập liệu: dụng *0 Port tới B độ port cập khoảng 150ns Ngõ vào/ra giao liệu tiếp đượckhi dùng chung, ngõ vào/ra PC6;7 hai vid.mạch để mở rộng sô" cổng cần thiết (lên tới cổng) = nhập Vi mạch chốt 74573: STB tương thích Sơ = đồ chân nhập sơ đồ logic INT Từ khiển a\ =điều chế độ RA để =ởxuất =chỉkhoảng xuất các0,lmW giải đatiêu hợp:tán tách liệu địa0chỉ chân AD0 -AD7 TTL -Công suất trạnggiữa tháidữ chờ rấtvà thấp so với IBF Chọn chế độ I/OA8085A dùng 74LS373 74LS573 vi mạch chốt, chức hai loại STB PortB b\ = STBẠ\ (PC4 ): mức ngõ vào làm cho liệu chốt vào OƯTP ENABL D- OUTPU chế UT E T IBF Thiết Sơ đồ chân port A.và sơ đồ logic độ II Phần cứng: bị ngoại vi dùng tín hiệu để báo cho 8255A biết liệu vào sấn sàng 1NT Khảo sát(PC5 ):vingõ mạch dụng =rằng chếkê": - IBFA lênsử để báo1thiết bộdộđệm đầy.RB Khi chân OBFa\ (PC6): đệm ngõ ramức đầy mức 1/0 a Bộ nhở EPROM 2764: Nhổm A thiết bị ngoại vi gởi liệu mđi tới 8255A - ACKa\ (PC7): tín hiệu báo chấp nhận liệu -EPROM STBB\ (PC2),làIBFB (PCI) đọc INTRBchê (PCO) CÓ chức nghệ NMOS, tương tựdùng tạo theo - INTRA2764 (PC3):bộ tínnhớ hiệuchỉ ngõ dùngcông yêu cầu ngắt trường Sơngỡ đồ chân vàrasơ đồ logic Ngõ - IBFA (PC5): đệm vào đầy hợp port A +5V, nhập.dung Cờ hiệu chobộphép ngắt (INTE) điều khiển cách đặt nguồn đơn lượng nhớ 65536 bit, tổ chức thành 8192x8 bit lên mức STBA Ở mức 0, IBFA cờ hiệu INTRA Ở mức Tín hiệu (8 KByte) INTEA tự động OUTPƯTS Đồ án Vi mạch Trang 31 32 Bàn phím: b Bàn phím thiết kế loại bàn phím ma trận, sử dụng phần mềm để Kết nổì: quét phím giải mã phím Ma trận phím bao gồm cột hàng Trong thiết kế sử dụng vi mạch 8255A tiếp bàn phím, PB0 -PB7 ngõ liệu dùng để a để Bộgiao nhớ: quét cột, Vi xử lý 8085A có khả truy xuất tới 64KB nhớ Tuy nhiên, thiết kê G2 = G2A + G2B Bảng trạng thái IO/M\ f Vi mạch 7432: 74138 Trong thiết kế sử dụng địa từ 0000H-1FFFH cho ROM hệ thông, địa từ 4000H5FFFH cho RAM, địa từ 2000H 3FFFH cho RAM/ROM mở rộng, địa 02* Y* GÍB Y' c *\ Sơ đồ chân sơ đồ logic Tới CE\ EPROM r\ f ■> Tới CE\ ROM/RAM mở rộng r í\ r\ r\ í\ Bảng trạng thái Đồ án Vi mạch VV V c c v c 6264/ 2764 Trang 33 35 34 Nguyên lý hoạt động: Dùng 74LS138 vđi ngố vào A, B c đường địa A4, A5, A6 Đổ Bộ hiển kiểmthị tratheo xemphương có phímpháp nàoquét đượccho nhấn phép haycác không, LED CPU gởi hiểndữthịCác liệu sử đường địa Ao, Ai vào trực tiếp 8255A Như vậy, không sử dụng 00H dụng đường địa port chung B port nhận xuấtdữ dữliệu liệu.từDữ portliệu A, chứa không có cácphím ô nhớ dạng nhấn nhị phân, kết doquả A2, A3 A7 địa 14H, 18H, trưđc 90H địa 10H xem là1FH, đưa nhau,có phím nhấn đường đọc vào porttương A xuống mức liệu đọc vào khác 1FH, lúc biết vị trí hàng Mã đoạn sô" HEX phím Để xác định vị trí cột phím CPU phải xuất liệu cột Dữ Tới sau: CPU xuất liệu đèn thứ liệu Việc quét đèn thực nhưxuất cs\ ra port c, port B lần quét 0EFH, CÓ nghĩa cột xuống 8255Akế CPU xuâ"t liệu quét port B đèn mức để chọn đèn thứ nhâ"t, lúc đóIIcáctrong kháccác cột khác mức Lúc CPUđều tắt đọc liệu vào từ port A để so sánh không chọn Sau khoảng thời gian trì hoãn để hiển thị, liệu 00H Tới với 1FH cs\ đưa port c để tắt đèn Dữ liệu đèn thứ hai tiếp tục đưa port c liệu 8255AI Sơ đồ bàn phím c Hiển thị: Sơ đồvi: kết nối giải mã địa cho giao tiếp ngoại vi d Giao ngoại Bộ hiển tiếp thị dùng tám LED đoạn, LED dùng để hiển thị chữ số HEX, chữ CPU giao tiếp với thê" giới bên qua thiết bị giao tiếp ngoại vi sô" tạo thành đoạn độc lập ký hiệu a, b, c, d, e, f, g Trong thiết Trong thiết kê" sử dụng LED Cathod chung nên để hiển thị chân Cathode chung e Jumper RAM/ROM: LED7 LED0 Chân 27 Vpp đối vđi EPROM WR\ RAM, ta thay đổi chức Vcc Sử dụng vi mạch 74LS138 kết hợp với sô" cổng OR để giải mã địa o o o o o o o (Ị) cho vi WR\ o o o o o o o o o o o o o o o o 0 thị 000000 Sơ đồ kết nôi hiển Địa hoạt động vi mạch 8255A Sơ đồ kết nôi bàn phím Đồ án Vi mạch Trang 37 38 36 )* III BANG TRA TBL: Phần mềm: Chương trình quét phím: Chương trình quét bàn phím để kiểm tra xem có phím ân hay không Nếu phát có phím ấn chương trình nhận phím cách xác định mã hàng mãTRINH cột củaHIEN phím DU tra bảng đểRA lấy LED mã ; CHUÔNG THI LIEU phím DOAN ; tu den so MVI A, 0FEh r MA PHIM (DISPTR LHL Chương trình quét đèn: ) D Dữ liệu cần AFhiển thị chứa nhớ dạng nhị phân Để hiển MUX: thị A, M LED liệu phải đổi sang mã đoạn, chương trình PUS7 đoạn (SEGDR giúp H V) CPU thực AF công việc đồng thời thực chức quét đèn MO để hiểnde nhin thay thị ; tri hoan V liệu lần lượt(DRIVE) đèn mạch hiển thị đơn giản LPROW: STA AF RR ROW CPO ; co phim duoc an H P FD ; hang ke tiep ƠN DLPUT STA A, OOh ROWFD: ; khong co phim an (SEGDR luu vi hang PUS B ;; doc matriphim PUS V) H H (DRIVE) B, ; bat dau tu cot (KEYIN) LPCOL: PUS lFh D, A H MO ; thi hanh chuông trinh co dia chi V ; duoc MNPTR chi den (DRIVE) LPl: ST lFh A lFh COLFD LD A, D A ; du cot AN RAM/ROM ịumper B I COLFD: PO P ST AF B = vi tri cot Sơ đồ kết; nôi ; lay lai vi tri hang ; cy = RLC Đồ án Vi mạch LXI H, HEXBUF ; vung dem hien thi LP01: MOV A, M ANI 0F0h RRC RRC RRC RRC MOV MOV ANI MOV PUSH INX DCR JNZ LXI MVI LP02 : POP MOV CALL DCX CALL DCX DCR JNZ POP POP POP D, A A, M 0Fh E, A D H B LP01 H, DISBUF + B, 04h D E, D SUBDIS H SUBDIS H B LP02 H D B RET ; Tra ma LED SUBDIS: MOV PUSH DISTBL: LXI DEFB DEFB DEFB ; GIAI MA DEFB LED DEFB DISCOD: DEFB PUSH DEFB PUSH DEFB PUSH A, E H den, H, DISTBL ; lay bang8 tra mabat LEDdau lai tu den 3Fh ;0 ke tiep 06h ; 5Bh ; SO IIEX RA ;73DOAN 4Fh 66h ;4 6Dh ; B 7Dh ;6 D 07h H Trang 39 CALL DCR JNZ DLDIS1: MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA DLDIS1 Đồ án Vi mạch B DEFB 7Fh ; DEFB 6Fh ; LABl DEFB 77h ; A DEFB 7Ch ; B A, DEFB 39h ; c (DRIVE) DEFB 5Eh ; D (DISBUF) 9h ; E (SEGDRV)DEFB DEFB 71h ; F DLPUT A, ; CHUÔNG TRINH CONG A (SEGDRV) VAO HL ADDAX: À, PUSH B (DRIVE) MVI B, OOh (DISBUF MOV c, A + (SEGDRV)DAD B DLPUT POP B A, (SEGDRV)RET ; CHUÔNG TRINH DOC PHIM A, RDKEY: (DRIVE) (DISBUF MVI + A, OOh (SEGDRV) (KEYFLG) DLPUT STA A, (KEY) (SEGDRV)LDA RET À, ; CAC CHUÔNG TRINH DELAY (DRIVE) DLKP : (DISBUF + (SEGDRV)PUSH H H, 6000h DLPUT LXI JMP LPDL A, DLPUT: (SEGDRV) PUSH H LXI H, 0080h À, JMP LPDL (DRIVE) DLAYHL: (DISBUF PUSH H + (SEGDRV) LPDL: DLPUT DCX H A, MOV A, H (SEGDRV)CPI oóh JNZ LPDL MOV A, L A, (DRIVE) / CIIUONG TRINH DELAY VAN (DISBUF + IIIEN TIII (SEGDRV) DLDIS: PUSH AF LAB1 : Trang 42 40 0FEh OOh 0FDh 1) OOh 0FBh 2) OOh 0F7h 3) OOh 0EFh 4) OOh 0DFh 5) tro den vung dem hien thi vung dem hien thi vung dem so HEXA [...]... 06h ; 1 5Bh ; 2 SO IIEX RA ;73DOAN 4Fh 66h ;4 6Dh ; 5 B 7Dh ;6 D 07h 7 H Trang 39 CALL DCR JNZ DLDIS1: MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA DLDIS1 Đồ án Vi mạch B DEFB 7Fh ; 8 DEFB 6Fh ; 9 LABl DEFB 77h ; A DEFB 7Ch ; B A, DEFB 39h ; c (DRIVE) DEFB 5Eh ;... port2764 C: taWR\ có khả năng trình lập vàhệxóa từngSRAM bit Nếu bit -Vi c về bộ nhớ: chọn EPROM chứa chương thông, 6264 =vi xu t VO Vi mạch 8255A là mạch giao tiếp ngoại vi lập trình được Nó được dùng chứa dữ vo để tạm kết liệu hệ thông Đồng thời cũng thiết kế thêm đế cắm dành Cấuthời trúcvà từcác điềubiến khiển của 8255A: Đặt/xóa nôi giao tiếp song song giữa Vi xử lý và thiết bị điều khiển bên ngoài cho... điều khiển đểnôi xác định chê độ làm vi c của 8255A với Ba PC4,5 bị port C) port cũng dữphím, liệu tùy D4, YêuBất cầukỳđặt ra nào là thiết kếcó hệthể Vi nhập xử lý hoặc 808 5xu t có 40 hiểntheo thị các tám bit LED 7 chê độ INT port A Port B cũng có thể được dùng cho đoạn D3, Dimục đích này và RA 1NT c Vicơ mạch giao tiếp ngoại hoạt động bản của là: vi 8255A: 1 8255A =xu t nhập RB D() Dữ liệu được chốt... (PC7 ): ngõ nàykhe sẽ cắm xu ng mức 0 khi bộ đệm xu t đầy6264 để báo EPROM mở rộng khi ra cần, này và 32764 1 thể = cắm đặt được SRAM Chế độ này cả hai port A và B làm vi c ởcó chế độ xu t/nhập có chốt Port A Chế độ này là chế độ xu ưnhập hai chiều được chốt Trong chế độ này, PA4 cho PA thiết bị có thổ (set) 2 và B port A được ngoại biếtchức portnăng A đang xu t ra dữbằng liệu mới chuyểnviPA đổi RAM/ROM... A sẽ xu ng mức 0 vì thế dữ liệu đọc vào sẽ khác 1FH, lúc này chỉ biết được vị trí hàng của Mã 7 đoạn của các sô" HEX phím Để xác định vị trí cột của phím thì CPU phải lần lượt xu t dữ liệu ra từng cột Dữ Tới sau: CPU xu t dữ liệu của đèn thứ nhất liệu Vi c quét đèn được thực hiện nh xu t cs\ ra ra port c, port B ở lần quét đầu tiên là 0EFH, CÓ nghĩa là chỉ cột đầu tiên được xu ng 8255Akế đó CPU xu "t...Đồ án Vi mạch án Vi mạch 24 Trang 26 27 22 25 30 23 28 Chế đỏ 0: Khi nhóm A ở chế độ 2 thì nhóm B chỉ có thể ở chế độ 0 hoặc 1 Tuy Từ điều khiển A III: THIẾT Hệ VI7 4138: xử LÍ 8085 nhiên,Cơ nếu B *e Port chếmạch A Bhoạt làPHẦN port động xu t của 8255A: liệu: ->KỂ Vi giải mã 3dữ đường 8 đường nhóm B ở chê độ 0 thì chỉ có 3 bit PC0-PC2 được sử dụng cho xu t/nhập vìc 74138 thả nổi... KByte) INTEA tự động OUTPƯTS Đồ án Vi mạch Trang 31 32 Bàn phím: b Bàn phím được thiết kế là loại bàn phím ma trận, sử dụng phần mềm để 2 Kết nổì: quét phím rồi giải mã phím Ma trận phím bao gồm 8 cột và 5 hàng Trong thiết kế sử dụng vi mạch 8255A tiếp bàn phím, trong đó PB0 -PB7 là các ngõ ra dữ liệu dùng để a để Bộgiao nhớ: quét cột, Vi xử lý 8085A có khả năng truy xu t tới 64KB bộ nhớ Tuy nhiên, trong... hai vid.mạch là để mở rộng sô" cổng cần thiết (lên tới 6 cổng) 1 = nhập Vi mạch chốt 74573: STB tương thích 1 Sơ = đồ chân nhập và sơ đồ logic INT Từ khiển a\ 1 =điều chế độ 1 RA 0 để = xu t =chỉkhoảng xu t các0,lmW về giải đatiêu hợp:tán tách liệu địa0chỉ trên chân AD0 -AD7 TTL -Công suất trạnggiữa tháidữ chờ rấtvà thấp so với khi IBF Chọn chế độ của I/OA8085A có thể dùng 74LS373 hoặc 74LS573 là vi. .. thành từ dùngđộng cho PAxuất và nhập, 5 bit của port c được dùng để chỉ trạng thái và điều ACKa\ này được bị ngoại vi đặt mức 0 để báo cho 4khiển port bit cao „ A (PCÔ): về tiếp nộingõ bộ: vào sử dụng một thiết vi mạch 8255A Nhóm B để quét đèn và quét PA6 Rgiao 8255A biết PA? phím D\ Bảng trạng thái Vi 8255A CS INTRa\ Port C (thấp) dữ liệunày port A được chấp nhận mạch làm vi c theo kiểu bộ nhớ, mỗi... động 0mức = tích cực Cờ AC cho chung Chế độ nhóm SRAM 6264 B là bộ nhớDo được chế tạo theo công nghệ CMOS, có dung lượng Ka\ Ao STB 0= xu ^t a\ D| 65536Nhóm bit giao đượctiếp tổ thành bit sử (8 KByte), ápchế cung cấp là do +5V, OBF B chức được hình đ lý 1: Port B mạch - về với các thiết8192x8 bịcấu ngoài: dụng haiởđiện vi 8255A, sử IBF thời gian truy = chế 0 nhập dữ liệu: dụng *0 Port tới B độ là port ... lệnh khác Tập lệnh Vi xử lý yếu tô" để đánh giá tô"c độ làm vi c Vi xử lý Nếu Vi xử lý có nhiều mạch điện logic bên để thực sô" lượng lệnh điều khiển Vi xử lý bỉt: Mỗi loại Vi xử lý có câu trúc khác... (Instructions) Vi xử lý: Mỗi loại Vi xử lý có tập lệnh riêng, số lượng lệnh tùy thuộc vào loại Vi xử lý Tập lệnh Vi xử lý chia làm nhóm sau: - Nhóm lệnh truyền liệu - Nhóm lệnh sô" học logic - Nhóm lệnh... DLDIS1: MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA STA CALL MVI STA MVI STA LDA