Các thành phần kiến trúc phần cứng Hệ thống nhúng Các thành phần kiến trúc phần cứng Hệ thống nhúng Bởi: Khoa CNTT ĐHSP KT Hưng Yên Kiến trúc điển hình chip VXL/VĐK nhúng Đơn vị xử lý trung tâm CPU Kiến trúc CPU 1/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng Người ta biết tới phần lõi xử lý vi xử lý (VXL) đơn vị xử lý trung tâm CPU (Central Processing Unit) đóng vai trò não chịu trách nhiệm thực thi phép tính thực lệnh Phần CPU đảm nhận chức đơn vị logic toán học (ALU - Arthimetic Logic Unit) Ngoài để hỗ trợ hoạt động cho ALU thêm số thành phần khác giải mã (decoder), (Sequencer) ghi Bộ giải mã chuyển đổi (thông dịch) lệnh lưu trữ mã chương trình thành mã mà ALU hiểu thực thi Bộ có nhiệm vụ quản lý dòng liệu trao đổi qua bus liệu VXL Các ghi sử dụng để CPU lưu trữ tạm thời liệu cho việc thực thi lệnh chúng thay đổi nội dung trình hoạt động ALU Hầu hết ghi VXL nhớ tham chiếu (mapped) hội nhập với khu vực nhớ sử dụng khu vực nhớ khác Các ghi có chức lưu trữ trạng thái CPU Nếu nội dung nhớ VXL nội dung ghi thời điểm lữu giữ đầy đủ hoàn toàn tạm dừng thực phần chương trình khoảng thời gian trở lại trạng thái CPU trước Thực tế số lượng ghi tên gọi chúng khác họ VXL/VĐK thường nhà chế tạo qui định, chúng có chung chức nêu Khi thứ tự byte nhớ xác định người thiết kế phần cứng phải thực số định xem CPU lưu liệu Cơ chế khác tuỳ theo kiến trúc tập lệnh áp dụng Có ba loại hình bản: Kiến trúc ngăn xếp Kiến trúc tích luỹ Kiến trúc ghi mục đích chung Kiến trúc ngăn xếp sử dụng ngăn xếp để thực lệnh toán tử nhận từ đỉnh ngăn xếp Mặc dù chế hỗ trợ mật độ mã tốt mô hình đơn giản cho việc đánh giá cách thể chương trình ngăn xếp hỗ trợ khả truy nhập ngẫu nhiên hạn chế hiệu suất thực lệnh Kiến trúc tích luỹ với lệnh toán tử ngầm mặc định chứa ghi tích luỹ giảm độ phức tạp bên cấu trúc CPU cho phép cấu thành lệnh nhỏ gọn Nhưng ghi tích luỹ nơi chứa liệu tạm thời nên giao thông nhớ lớn Kiến trúc ghi mục đích chung sử dụng tập ghi mục đích chung đón nhận mô hình hệ thống CPU mới, đại Các tập ghi nhanh 2/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng nhớ thường dễ dàng cho biên dịch xử lý thực thi sử dụng cách hiệu Hơn giá thành phần cứng ngày có xu giảm đáng kể tập ghi tăng nhanh Nếu chế truy nhập nhớ nhanh kiến trúc dựa ngăn xếp lựa chọn lý tưởng, truy nhập nhớ chậm kiến trúc ghi lựa chọn phù hợp Một số ghi với chức điển hình thường sử dụng kiến trúc CPU sau: Thanh ghi trỏ ngăn xếp (stack pointer): Thanh ghi lưu giữ địa ngăn xếp Theo nguyên lý giá trị địa chứa ghi trỏ ngăn xếp giảm liệu lưu thêm vào ngăn xếp tăng liệu lấy khỏi ngăn xếp Thanh ghi số (index register): Thanh ghi số sử dụng để lưu địa mode địa sử dụng Nó biết tới với tên gọi ghi trỏ hay ghi lựa chọn tệp (Microchip) Thanh ghi địa lệnh/Bộ đếm chương trình (Program Counter): Một ghi quan trọng CPU ghi đếm chương trình Thanh ghi đếm chương trình lưu địa lệnh chương trình CPU xử lý Mỗi lệnh trỏ tới CPU xử lý nội dung giá trị ghi đếm chương trình tăng lên Chương trình kết thúc ghi PC có giá trị địa cuối chương trình nằm nhớ chương trình Thanh ghi tích lũy (Accumulator): Thanh ghi tích lũy ghi giao tiếp trực tiếp với ALU, sử dụng để lưu giữ toán tử kết phép toán trình hoạt động ALU Xung nhịp trạng thái tín hiệu Trong VXL vi mạch số nói chung, hoạt động hệ thống thực đồng dị theo xung nhịp chuẩn Các nhịp lấy trực tiếp gián tiếp từ nguồn xung chuẩn thường mạch tạo xung Để mô tả hoạt động hệ thống, tín hiệu liệu điều khiển thường mô tả trạng thái theo giản đồ thời gian mức tín hiệu Hình 2.3 3/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng Mô tả trạng thái tín hiệu hoạt động VXL Mục đích việc mô tả trạng thái tín hiệu theo giản đồ thời gian mức tín hiệu để phân tích xác định chuỗi kiện hoạt động chi tiết chu kỳ bus Nhờ việc mô tả xem xét đến khả đáp ứng thời gian kiện thực thi hệ thống thời gian cần thiết để thực thi hoạt động khả tương thích có hoạt động phối hợp thiết bị ghép nối hay mở rộng hệ thống Thông thường thông tin nhịp thời gian hoạt động đặc tính kỹ thuật chi tiết cung cấp qui định nhà chế tạo Một số đặc trưng thời gian trạng thái hoạt động tín hiệu hệ thống gồm có sau: Thời gian tăng giảm Thời gian trễ lan truyền tín hiệu Thời gian thiết lập lưu giữ Trễ cấm hoạt động trạng thái treo (Tri-State) Độ rộng xung Tần số nhịp xung hoạt động • Thời gian tăng giảm: Mô tả trạng thái tín hiệu tăng giảm 4/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng Thời gian tăng định nghĩa khoảng thời gian để tín hiệu tăng từ 20% đến 80% mức tín hiệu cần thiết Thời gian giảm khoảng thời gian để tín hiệu giảm từ 80% đến 20% mức tín hiệu cần thiết • Thời gian trễ lan truyền tín hiệu: Là khoảng thời gian tính từ thay đổi tín hiệu vào có thay đổi tín hiệu đầu Đặc tính thường cấu tạo khả truyền dẫn tín hiệu vật lý hệ thống tín hiệu Mô tả trạng thái độ trễ lan truyền tín hiệu Thời gian thiết lập lưu giữ: Khoảng thời gian cần thiết để tín hiệu trích mẫu đạt tới trạng thái ổn định trước nhịp xung chuẩn đồng hồ thay đổi gọi thời gian thiết lập Thời gian lưu giữ khoảng thời gian cần thiết để trì tín hiệu trích mẫu ổn định sau xung nhịp chuẩn đồng hồ thay đổi Thực chất khoảng thời gian thiết lập thời gian lưu giữ cần thiết để đảm bảo tín hiệu ghi nhận xác ổn định trình hoạt động chuyển mức trạng thái Giản đồ thời gian Hình 2.6: Thời gian thiết lập lưu giữ minh họa thời gian thiết lập lưu giữ hoạt động Triger D Thời gian thiết lập lưu trữ Trong trường hợp hoạt động chuyển trạng thái tín hiệu không đồng không đảm bảo thời gian thiết lập lưu giữ dẫn đến ổn định hay không xác định mức tín hiệu hệ thống Hiện tượng biết tới với tên gọi metastabilit Để minh họa cho tượng Hình 2.7 mô tả hoạt động lỗi Triger mức tín hiệu vào không thỏa mãn yêu cầu thời thiết lập lưu giữ 5/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng Hiện tượng Metastabilit hoạt động Triger D Chu kì tín hiệu trạng thái contention: Mô tả chu kì tín hiệu trạng thái Contention Độ rộng xung tần số nhịp xung chuẩn: Độ rộng tần số xung nhịp chuẩn Bus địa chỉ, liệu điều khiển Bus địa chỉ: Bus địa đường dẫn tín hiệu logic chiều để truyền địa tham chiếu tới khu vực nhớ liệu lưu giữ đâu không gian nhớ Trong qúa trình hoạt động CPU điều khiển bus địa để truyền liệu khu vực nhớ CPU Các địa thông thường tham chiếu tới khu vực nhớ khu 6/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng vực vào ra, ngoại vi Dữ liệu lưu khu vực thường 8bit (1 byte), 16bit, 32bit tùy thuộc vào cấu trúc loại vi xử lý/vi điều khiển Hầu hết vi điều khiển thường đánh địa liệu theo khối 8bit Các loại vi xử lý 8bit, 16bit 32bit nói chung làm việc trao đổi với kiểu liệu 8bit 16bit Chúng ta thường biết tới khái niệm địa truy nhập trực tiếp, khả CPU tham chiếu truy nhập tới chu kỳ bus Nếu vi xử lý có N bit địa tức đánh địa 2N khu vực mà CPU tham chiếu trực tiếp tới Qui ước khu vực đánh địa địa tăng dần đến 2N-1 Hiện vi xử lý vi điều khiển nói chung chủ yếu sử dụng phổ biến bus liệu có độ rộng 16, 20, 24, 32bit Nếu đánh địa theo byte vi xử lý 16bit đánh địa 216 khu vực nhớ tức 65,536 byte = 64Kbyte Tuy nhiên có số khu vực nhớ mà CPU truy nhập trực tiếp tới tức phải sử dụng nhiều nhịp bus để truy nhập, thông thường phải kết hợp với việc điều khiển phần mềm Kỹ thuật chủ yếu sử dụng để mở rộng nhớ thường biết tới với khái niệm đánh địa trang nhớ nhu cầu đánh địa khu vực nhớ vượt phạm vi đánh địa truy nhập trực tiếp Ví dụ: CPU 80286 có 24bit địa cho phép đánh địa trực tiếp cho 224 byte nhớ CPU 80386 loại vi xử lý mạnh có không gian địa 32bit đánh tới 232 byte địa trực tiếp Bus liệu Bus liệu kênh truyền tải thông tin theo hai chiều CPU nhớ thiết bị ngoại vi vào Bus liệu điều khiển CPU để đọc viết liệu mã lệnh thực thi trình hoạt động CPU Độ rộng bus liệu nói chung xác định lượng liệu truyền trao đổi bus Tốc độ truyền hay trao đổi liệu thường tính theo đơn vị [byte/s] Số lượng đường bit liệu cho phép xác định số lượng bit lưu trữ khu vực tham chiếu trực tiếp Nếu bus liệu có khả thực lần truyền μs, bus liệu 8bit có băng thông 1Mbyte/s, bus 16bit có băng thông 2Mbyte/ s bus 32bit có băng thông 4Mbyte/s Trong trường hợp bus liệu 8bit với chu kỳ bus T=1μs (tức truyền 1byte/1chu kỳ) truyền Mbyte 1s hay 2Mbyte 2s Bus điều khiển Bus điều khiển phục vụ truyền tải thông tin liệu để điều khiển hoạt động hệ thống Thông thường liệu điều khiển bao gồm tín hiệu chu kỳ để đồng nhịp chuyển động hoạt động hệ thống Bus điều khiển thường điều khiển CPU để đồng hóa nhịp hoạt động liệu trao đổi bus Trong trường hợp vi xử lý sử dụng dồn kênh bus liệu bus địa tức phần toàn 7/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng bus liệu sử dụng chung chia sẻ với bus địa cần tín hiệu điều khiển để phân nhịp truy nhập cho phép chốt lưu trữ thông tin địa bắt đầu chu kỳ truyền Một ví dụ chu kỳ bus đồng chúng hoạt động hệ thống bus địa liệu dồn kênh Hình 2.10: Đây hoạt động điển hình họ vi điều khiển 8051 nhiều loại tương tự Chu kì hoạt động bus dồn kênh Bộ nhớ Kiến trúc nhớ: Kiến trúc nhớ chia làm hai loại áp dụng rộng rãi hầu hết Chip xử lý nhúng kiến trúc nhớ von Neumann Havard Trong kiến trúc von Neumann không phân biệt vùng chứa liệu mã chương trình Cả chương trình liệu truy nhập theo đường Điều cho phép đưa liệu vào vùng mã chương trình ROM, lưu mã chương trình vào vùng liệu RAM thực từ Kiến trúc nhớ von Neumann Havard Kiến trúc Havard tách/phân biệt vùng lưu mã chương trình liệu Mã chương trình lưu thực vùng chứa ROM liệu lưu trao đổi vùng RAM Hầu hết vi xử lý nhúng ngày sử dụng kiến trúc nhớ Havard kiến trúc Havard mở rộng (tức nhớ chương trình liệu tách biệt cho phép khả hạn chế để lấy liệu từ vùng mã chương trình) Trong kiến trúc nhớ Havard mở rộng thường sử dụng số lượng nhỏ trỏ 8/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng để lấy liệu từ vùng mã chương trình theo cách nhúng vào lệnh tức thời Một số Chip vi điều khiển nhúng tiêu biểu sử dụng cấu trúc Havard 8031, PIC, Atmel AVR90S Nếu sử dụng Chip 8031 nhận thấy điều thông qua việc truy nhập lấy liệu từ vùng liệu RAM từ vùng mã chương trình Chúng ta có vài trỏ sử dụng để lấy liệu từ nhớ liệu RAM, có trỏ DPTR sử dụng để lấy liệu từ vùng mã chương trình Hình 3.11 mô tả nguyên lý kiến trúc nhớ von Neumann Harvard Ưu điểm bật cấu trúc nhớ Harvard so với kiến trúc von Neumann có hai kênh tách biệt để truy nhập vào vùng nhớ mã chương trình liệu nhờ mà mã chương trình liệu truy nhập đồng thời làm tăng tốc độ luồng trao đổi với xử lý Bộ nhớ chương trình – PROM (Programmable Read Only Memory) Vùng để lưu mã chương trình Có ba loại nhớ PROM thông dụng sử dụng cho hệ nhúng giới thiệu sau đây: EPROM :Bao gồm mảng transistor khả trình Mã chương trình ghi trực tiếp vi xử lý đọc để thực EPROM xoá tia cực tím lập trình lại Cấu trúc vật lý EPROM mô tả Hình 3.12 Nguyên lý cấu tạo hoạt động xoá EPROM Bộ nhớ Flash: Cũng giống EPROM cấu tạo mảng transistor khả trình xoá điện nạp lại chương trình mà không cần tách khỏi phần cứng VXL Ưu điểm nhớ flash lập trình trực tiếp mạch cứng mà thực thi 9/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng Sơ đồ nguyên lý ghép nối EPROM với VXL Bộ nhớ liệu – RAM: Vùng để lưu trao đổi liệu trung gian trình thực chương trình Cấu trúc nguyên lý nhớ RAM Có hai loại SRAM DRAM Cấu trúc phần tử nhớ DRAM 10/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng Nguyên lý ghép nối (mở rộng) RAM với VXL Ngoại vi Bộ định thời/Bộ đếm: Hầu hết chip vi điều khiển ngày có định thời gian/bộ đếm cấu hình hoạt động linh hoạt theo mode phục vụ nhiều mục đích ứng dụng xử lý, điều khiển Các định thời gian cho phép tạo chuỗi xung ngắt thời gian đếm theo khoảng thời gian lập trình Chúng thường ứng dụng phổ biến nhiệm vụ đếm xung, đo khoảng thời gian kiện, định chu kỳ thời gian thực thi tác vụ Một ứng dụng quan trọng định thời gian tạo nhịp từ tạo xung thạch anh cho truyền thông dị đa hoạt động Thực chất ứng dụng để thực phép chia tần số Để đạt độ xác, tần số thạch anh thường chọn cho phép chia số nguyên thực xác đảm bảo cho tốc độ truyền thông liệu tạo xác Chính họ vi điều khiển 80C51 thường hay sử dụng thạch anh có tần số dao động 11.059 thay 12MHz để tạo nhịp hoạt động truyền thông tốc độ chuẩn 9600 Bộ định thời/bộ đếm 8bit AVR Bộ điều khiển ngắt: 11/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng Ngắt kiện xảy làm dừng hoạt động chương trình để phục vụ thực thi tác vụ hay chương trình khác Cơ chế ngắt giúp CPU làm tăng tốc độ đáp ứng phục vụ kiện chương trình hoạt động VXL/VĐK Các VĐK khác định nghĩa nguồn tạo ngắt khác có chung chế hoạt động ví dụ ngắt truyền thông nối tiếp, ngắt định thời gian, ngắt cứng, ngắt Khi kiện yêu cầu ngắt xuất hiện, chấp nhận CPU lưu cất trạng thái hoạt động cho chương trình thực ví dụ nội dung đếm chương trình (con trỏ lệnh) nội dung ghi lưu liệu điều khiển chương trình nói chung để thực thi chương trình phục vụ tác vụ cho kiện ngắt Thực chất trình ngắt CPU nhận dạng tín hiệu ngắt, chấp nhận đưa trỏ lệnh chương trình trỏ tới vùng mã chứa chương trình phục vụ tác vụ ngắt Vì ngắt gắn với vector ngắt trỏ lưu thông tin địa vùng nhớ chứa mã chương trình phục vụ tác vụ ngắt CPU thực chương trình phục vụ tác vụ ngắt đến gặp lệnh quay trở chương trình trước thời điểm kiện ngắt xảy Có thể phân loại nguồn ngắt: Ngắt cứng Ngắt mềm Ngắt mềm: Ngắt mềm thực chất thực lời gọi hàm đặc biệt mà kích hoạt nguồn ngắt kiện xuất từ bên chương trình ngoại vi tích hợp Chip ví dụ ngắt thời gian, ngắt chuyển đổi A/D, … Cơ chế ngắt hiểu loại thực đồng với chương trình kích hoạt thực thi thời điểm xác định chương trình Hàm gọi thực thi chức tương ứng với yêu cầu ngắt Các hàm thường trỏ vector ngắt mà định nghĩa gán cố định nhà sản xuất Chip Ví dụ hệ điều hành PC sử dụng ngắt số 21hex để gán cho ngắt truy nhập đọc liệu từ đĩa cứng xuất liệu máy in Ngắt cứng: Ngắt cứng xem lời gọi hàm đặc biệt nguồn kích hoạt kiện đến từ bên chương trình thông qua cấu trúc phần cứng (thường kết nối với giới bên qua chân ngắt) Ngắt cứng thường hiểu hoạt động theo chế dị kiện ngắt kích hoạt từ tín hiệu ngoại vi bên tương đối độc lập với CPU, thường không xác định thời điểm kích hoạt Khi ngắt cứng kích hoạt CPU nhận dạng thực lời gọi hàm thực thi chức phục vụ kiện ngắt tương ứng Trong chế ngắt khoảng thời gian từ xuất kiện ngắt (có yêu cầu phục vụ ngắt) tới dịch vụ ngắt thực thi xác định tuỳ thuộc vào công nghệ phần cứng xử lý Chip Bộ định thời chó canh (Watchdog Timer) Thông thường có cố xảy làm hệ thống bị treo chạy quẩn, CPU tiếp tục thực chức Đặc biệt hệ thống phải làm việc chế độ vận hành tự động can thiệp trực tiếp thường xuyên người 12/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng vận hành Để thực chế tự giám sát phát cố phần mềm, số VXL/ VĐK có thêm định thời chó canh Bản chất định thời đặc biệt để định nghĩa khung thời gian hoạt động bình thường hệ thống Nếu có cố phần mềm xảy làm hệ thống bị treo định thời chó canh phát giúp hệ thống thoát khỏi trạng thái cách thực khởi tạo lại chương trình Chương trình hoạt động có định thời phải đảm bảo reset trước khung thời gian bị vi phạm Khung thời gian định nghĩa phụ thuộc vào đánh giá người thực phần mềm, thiết lập khoảng thời gian đảm bảo chắn hệ thống thực bình thường cố phần mềm Có số chế thực cài đặt định thời cho canh để giám sát hoạt động hệ thống sau: Sơ đồ nguyên lý định thời Nguyên lý hoạt động định thời Bộ điều khiển truy cập nhớ trực tiếp – DMA: DMA (Direct Memory Access) chế hoạt động cho phép hai hay nhiều vi xử lý ngoại vi chia sẻ bus chung Thiết bị có quyền điều khiển bus toàn quyền truy nhập trao đổi liệu trực tiếp với nhớ hệ thống có vi xử lý Ứng dụng phổ biến DMA chia sẻ nhớ chung hai vi xử lý ngoại vi để truyền liệu trực tiếp thiết bị ngoại vi vào/ra nhớ liệu VXL 13/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng Truy nhập nhớ trực tiếp sử dụng để đáp ứng nhu cầu trao đổi liệu vào tốc độ cao ngoại vi với nhớ Thông thường ngoại vi kết nối với hệ thống phải chia sẻ bus liệu điều khiển CPU trình trao đổi liệu Điều làm hạn chế tốc độ trao đổi, để tăng cường tốc độ loại bỏ can thiệp CPU, đặc biệt trường hợp cần truyền lượng liệu lớn Cơ chế hoạt động DMA mô tả Hình 2.20 Thủ tục bắt đầu việc yêu cầu thực DMA với CPU Sau xử lý, chấp nhận CPU trao quyền điều khiển bus cho ngoại vi thực trình trao đổi liệu Sau thực xong CPU nhận thông báo nhận lại quyền điều khiển bus Trong chế DMA, có hai cách để truyền liệu: kiểu DMA chu kỳ đơn, kiểu DMA chu kỳ nhóm (burst) Nhịp hoạt động DMA DMA chu kì đơn nhóm: Trong kiểu hoạt động DMA chu kỳ nhóm, ngoại vi nhận quyền điều khiển truyền khối liệu trả lại quyền điều khiển cho CPU Trong chế DMA chu kỳ đơn ngoại vi sau nhân quyền điều khiển bus truyền từ liệu trả lại quyền kiểm soát nhớ bus liệu cho CPU Trong chế thực DMA cần có bước xử lý để định xem thiết bị đươc nhận quyền điều khiển trường hợp có nhiều thiết bị có nhu cầu sử dụng DMA Thông thường kiểu DMA chu kỳ nhóm cần liệu thông tin điều khiển (overhead) nên có khả trao đổi với tốc độ cao lại chiếm nhiều thời gian truy nhập bus truyền khối liệu lớn Điều ảnh hưởng đến hoạt động hệ thống suốt trình thực DMA nhóm, CPU bị khoá quyền truy nhập nhớ xử lý nhiệm vụ khác hệ thống mà có nhu cầu nhớ, ví dụ dịch vụ ngắt, tác vụ thời gian thực Chu kì rỗi (Cycle Stealing): Trong kiểu DMA thực thời điểm chu kỳ bus mà CPU không sử dụng bus không cần thực thủ tục xử lý cấp phát quyền truy nhập thực DMA Hầu hết vi xử lý đại sử dụng gần 100% dung lượng nhớ băng thông bus nên nhiều thời 14/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng gian dành cho DMA thực Để tiết kiệm tối ưu tài nguyên cần có trọng tài phân xử liệu truyền xếp chồng theo thời gian Nói chung kiểu DMA dạng burst hiệu khoảng thời gian cần thực DMA tương đối nhỏ Trong khoảng thời gian thực DMA, toàn băng thông bus sử dụng tối đa toàn khối liệu truyền khoảng thời gian ngắn Nhưng nhược điểm liệu cần truyền lớn cần khoảng thời gian dài dẫn đến việc block CPU bỏ qua việc xử lý kiện tác vụ khác Đối với DMA chu kỳ đơn yêu cầu truy nhập nhớ, truyền từ liệu giải phóng bus Cơ chế cho phép thực truyền interleave biết tới với tên gọi inteleaved DMA Kiểu truyền DMA chu kỳ đơn phù hợp để truyền liệu khoảng thời gian dài mà có đủ thời gian để yêu cầu truy nhập giải phóng bus cho lần truyền từ liệu Chính giảm băng thông truy nhập bus phải nhiều thời gian để yêu cầu truy nhập giải phóng bus Trong trường hợp CPU thiết bị khác chia sẻ truyền liệu dải băng thông hẹp Trong nhiều hệ thống bus thực chế xử lý giải yêu cầu truy nhập (trọng tài) thông qua liệu truyền không ảnh hưởng nhiều đến tốc độ truyền DMA DMA yêu cầu khả điều khiển CPU để truyền liệu thực chậm DMA thực có ý nghĩa CPU phải thực tác vụ khác mà không cần nhu cầu truy nhập bus Giao diện Giao diện song song 8bit/16bit Các cổng song song dạng giao diện vào đơn giản phổ biến để kết nối thông tin với ngoại vi Có nhiều loại cấu trúc giao diện vật lý điện tử từ dạng cổng vào đơn giản cực Collector TTL hở ứng dụng cổng máy in đến loại cấu trúc giao diện cổng tốc độ cao chuẩn bus IEEE-488 hay SCSI Hầu hết chip điều khiển nhúng có vài cổng vào song song khả trình (có thể cấu hình) Các giao diện phù hợp với cổng vào đơn giản khoá chuyển Chúng phù hợp toán phục vụ giao diện kết nối điều khiển giám sát theo giao diện kiểu rơle bán dẫn Cấu trúc nguyên lý điển hình cổng vào/ra logic 15/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng Giao diện nối tiếp: USART: Cấu trúc đơn giản hóa cuae USART Mode hoạt động truyền thông đồng Mode hoạt động truyền thông dị I2C (Inter-IC) Giao thức ưu tiên truyền thông nối tiếp phát triển Philips Semiconductor gọi bus I2C Vì nguồn gốc thiết kế để điều khiển liên thông IC (Inter IC) nên đặt tên I2C Tất chíp có tích hợp tương thích với I2C có thêm giao diện tích hợp Chip để truyền thông trực tiếp với thiết bị tương 16/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng thích I2C khác Việc truyền liệu nối hai hướng bit thực thi theo chế độ sau: • Chuẩn (Standard)—100 Kbits/sec • Nhanh (Fast)—400 Kbits/sec • Tốc độ cao (High Speed)—3.4 Mbits/sec Đường bus thực truyền thông nối tiếp I2C gồm hai đường đường truyền liệu nối tiếp SDA đường truyền nhịp xung đồng hồ nối tiếp SCL Vì chế hoạt động đồng nên cần có nhịp xung tín hiệu đồng Các thiết bị hỗ trợ I2C có địa định nghĩa trước, số bit địa thấp cấu hình Đơn vị thiết bị khởi tạo trình truyền thông đơn vị Chủ đơn vị tạo xung nhịp đồng bộ, điều khiển cho phép kết thúc trình truyền Nếu đơn vị Chủ muốn truyền thông với đơn vị khác gửi kèm thông tin địa đơn vị mà muốn truyền liệu truyền Đơn vị Tớ gán đánh địa thông qua đơn vị Chủ thiết lập truyền thông trao đổi liệu Bus liệu thiết kế phép thực nhiều đơn vị Chủ Tớ Bus Quá trình truyền thông I2C bắt đầu tín hiệu start tạo đơn vị Chủ Sau đơn vị Chủ truyền liệu bit chứa địa đơn vị Tớ mà muốn truyền thông, theo thứ tự bit có trọng số lớn MSB truyền trước Bit thứ tám chứa thông tin để xác định đơn vị Tớ thực vai trò nhận (0) hay gửi (1) liệu Tiếp theo bit ACK xác nhận đơn vị nhận nhận byte trước hay không Đơn vị truyền (gửi) truyền byte liệu bắt đầu MSB Tại điểm cuối byte truyền, đơn vị nhận tạo bit xác nhận ACK Khuôn mẫu bit (gồm bit liệu bit xác nhận) lặp lại cần truyền tiếp byte Khi đơn vị Chủ trao đổi xong liệu cần quan sát bit xác nhận ACK cuối sau tạo tín hiệu dừng STOP để kết thúc trình truyền thông I2C giao diện truyền thông đặc biệt thích hợp cho ứng dụng truyền thông đơn vị bo mạch với khoảng cách ngắn tốc độ thấp Ví dụ truyền thông CPU với khối chức bo mạch EEPROM, cảm biến, đồng hồ tạo thời gian thực Hầu hết thiết bị hỗ trợ I2C hoạt động tốc độ 400Kbps, số cho phép hoạt động tốc độ cao vài Mbps I2C đơn giản để thực thi kết nối nhiều đơn vị hỗ trợ chế xác định địa SPI: SPI giao diện cổng nối tiếp đồng ba dây cho phép kết nối truyền thông nhiều VĐK phát triển Motorola Trong cấu hình mạng kết nối truyền thống phải có VĐK giữ vai trò Chủ (Master) VĐK lại Chủ Tớ SPI có tốc độ lập trình, cực pha nhịp đồng hồ khả trình kết thúc ngắt 17/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng truyền thông Nhịp đồng hồ không nằm dòng liệu phải cung cấp tín hiệu tách độc lập Có ba ghi SPSR, SPCR SPDR cho phép thực chức điều khiển, trạng thái lữu trữ Có bốn chân cần thiết để thực thi chuẩn giao diện truyền thông này: • • • • Dữ liệu MOSI (Master Output – Slave Input) Dữ liệu vào MISO (Master Input – Slave Output) Nhịp xung chuẩn SCLK (Serial Clock) Lựa chọn thành phần tớ SS (Slave Select) Kết nối nguyên lý truyền thông SPI mộy Master Slave Hình 2.25 nguyên lý kết nối đơn vị Chủ đơn vị Tớ truyền thông SPI Trong tín hiệu SCLK tạo đơn vị Chủ tín hiệu vào đơn vị Tớ MOSI đường truyền liệu từ đơn vị Chủ tới đơn vị Tớ MISO đường truyền liệu vào đơn vị Chủ đến từ đơn vị Tớ Đơn vị Tớ lựa chọn đơn vị Chủ kích hoạt tín hiệu SS Sơ đồ kết nối truyền thống SPI đơn vị chủ với nhiều đơn vị tớ Nếu hệ thống có nhiều đơn vị tớ đơn vị Chủ tạo phải tín hiệu tách biệt để chọn đơn vị Tớ Cơ chế thực nhờ sơ đồ kết nối nguyên lý mô tả Hình 2.26 Đơn vị Chủ tạo tín hiệu chọn đơn vị Tớ nhờ chân tín hiệu logic đa chức Các tín hiệu phải điều khiển đảm bảo ổn định thời gian để tránh trường hợp tín hiệu bị thay đổi trình truyền liệu Một điều dễ nhận SPI không hỗ trợ chế xác nhận trình thực truyền thông Điều phụ thuộc vào giao thức định nghĩa phải thực bổ sung thêm số mở rộng phụ bên Khả truyền thông đồng thời hai chiều với tốc độ lên đến khoảng vài Mbit/s nguyên lý đơn giản nên SPI hoàn toàn phù hợp để thực truyền thông 18/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng thiết bị yêu cầu truyền thông tốc độ chậm, đặc biệt hiệu ứng dụng đơn vị Chủ đơn vị Tớ Tuy nhiên ứng dụng với nhiều đơn vị Tớ việc thực thi lại phức tạp thiếu chế xác định địa chỉ, phức tạp tăng lên số đơn vị Tớ tăng 19/19 [...]... 12/19 Các thành phần cơ bản trong kiến trúc phần cứng Hệ thống nhúng vận hành Để thực hiện cơ chế tự giám sát và phát hiện sự cố phần mềm, một số VXL/ VĐK có thêm một bộ định thời chó canh Bản chất đó là một bộ định thời đặc biệt để định nghĩa một khung thời gian hoạt động bình thường của hệ thống Nếu có sự cố phần mềm xảy ra sẽ làm hệ thống bị treo khi đó bộ định thời chó canh sẽ phát hiện và giúp hệ thống. .. hết các chip điều khiển nhúng có một vài cổng vào ra song song khả trình (có thể cấu hình) Các giao diện đó phù hợp với các cổng vào ra đơn giản như các khoá chuyển Chúng cũng phù hợp trong các bài toán phục vụ giao diện kết nối điều khiển và giám sát theo các giao diện như kiểu rơle bán dẫn Cấu trúc nguyên lý điển hình của một cổng vào/ra logic 15/19 Các thành phần cơ bản trong kiến trúc phần cứng Hệ. . .Các thành phần cơ bản trong kiến trúc phần cứng Hệ thống nhúng Nguyên lý ghép nối (mở rộng) RAM với VXL Ngoại vi Bộ định thời/Bộ đếm: Hầu hết các chip vi điều khiển ngày nay đều có ít nhất một bộ định thời gian/bộ đếm có thể cấu hình hoạt động linh hoạt theo các mode phục vụ nhiều mục đích trong các ứng dụng xử lý, điều khiển Các bộ định thời gian cho phép tạo ra các chuỗi xung và... lý hoặc các ngoại vi để truyền dữ liệu trực tiếp giữa thiết bị ngoại vi vào/ra và bộ nhớ dữ liệu của VXL 13/19 Các thành phần cơ bản trong kiến trúc phần cứng Hệ thống nhúng Truy nhập bộ nhớ trực tiếp được sử dụng để đáp ứng nhu cầu trao đổi dữ liệu vào ra tốc độ cao giữa ngoại vi với bộ nhớ Thông thường các ngoại vi kết nối với hệ thống phải chia sẻ bus dữ liệu và được điều khiển bởi CPU trong quá... nhiều VĐK được phát triển bởi Motorola Trong cấu hình mạng kết nối truyền thống này phải có một VĐK giữ vai trò là Chủ (Master) và các VĐK còn lại có thể hoặc là Chủ hoặc là Tớ SPI có 4 tốc độ có thể lập trình, cực và pha nhịp đồng hồ khả trình và kết thúc ngắt 17/19 Các thành phần cơ bản trong kiến trúc phần cứng Hệ thống nhúng truyền thông Nhịp đồng hồ không nằm trong dòng dữ liệu và phải được cung... chế xác nhận trong quá trình thực hiện truyền thông Điều này phụ thuộc vào giao thức định nghĩa hoặc phải thực hiện bổ sung thêm một số các mở rộng phụ bên ngoài Khả năng truyền thông đồng thời hai chiều với tốc độ lên đến khoảng vài Mbit/s và nguyên lý khá đơn giản nên SPI hoàn toàn phù hợp để thực hiện truyền thông giữa các 18/19 Các thành phần cơ bản trong kiến trúc phần cứng Hệ thống nhúng thiết... (Inter IC) nên nó được đặt tên là I2C Tất cả các chíp có tích hợp và tương thích với I2C đều có thêm một giao diện tích hợp trên Chip để truyền thông trực tiếp với các thiết bị tương 16/19 Các thành phần cơ bản trong kiến trúc phần cứng Hệ thống nhúng thích I2C khác Việc truyền dữ liệu nối tiếp theo hai hướng 8 bit được thực thi theo 3 chế độ sau: • Chuẩn (Standard)—100 Kbits/sec • Nhanh (Fast)—400 Kbits/sec... thông của bus nên sẽ không có nhiều thời 14/19 Các thành phần cơ bản trong kiến trúc phần cứng Hệ thống nhúng gian dành cho DMA thực hiện Để tiết kiệm và tối ưu tài nguyên thì cần có một trọng tài phân xử và dữ liệu sẽ được truyền đi xếp chồng theo thời gian Nói chung kiểu DMA dạng burst hiệu quả nhất khi khoảng thời gian cần thực hiện DMA tương đối nhỏ Trong khoảng thời gian thực hiện DMA, toàn bộ... sao cho các phép chia số nguyên được thực hiện chính xác đảm bảo cho tốc độ truyền thông dữ liệu được tạo ra chính xác Chính vì vậy họ vi điều khiển 80C51 thường hay sử dụng thạch anh có tần số dao động là 11.059 thay vì 12MHz để tạo ra nhịp hoạt động truyền thông tốc độ chuẩn 9600 Bộ định thời/bộ đếm 8bit của AVR Bộ điều khiển ngắt: 11/19 Các thành phần cơ bản trong kiến trúc phần cứng Hệ thống nhúng. .. phần cứng (thường được kết nối với thế giới bên ngoài qua các chân ngắt) Ngắt cứng thường được hiểu hoạt động theo cơ chế dị bộ vì các sự kiện ngắt kích hoạt từ các tín hiệu ngoại vi bên ngoài và tương đối độc lập với CPU, thường là không xác định được thời điểm kích hoạt Khi các ngắt cứng được kích hoạt CPU sẽ nhận dạng và thực hiện lời gọi hàm thực thi chức năng phục vụ sự kiện ngắt tương ứng Trong các ... kế phần cứng phải thực số định xem CPU lưu liệu Cơ chế khác tuỳ theo kiến trúc tập lệnh áp dụng Có ba loại hình bản: Kiến trúc ngăn xếp Kiến trúc tích luỹ Kiến trúc ghi mục đích chung Kiến trúc. .. mới, đại Các tập ghi nhanh 2/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng nhớ thường dễ dàng cho biên dịch xử lý thực thi sử dụng cách hiệu Hơn giá thành phần cứng ngày có xu giảm đáng kể... trỏ 8/19 Các thành phần kiến trúc phần cứng Hệ thống nhúng để lấy liệu từ vùng mã chương trình theo cách nhúng vào lệnh tức thời Một số Chip vi điều khiển nhúng tiêu biểu sử dụng cấu trúc Havard