Đang tải... (xem toàn văn)
Thiết kế và thi công mạch menu điện tử
BỘ GIÁO DỤC VÀ ĐÀO TẠO TRUONG DAI HOC DAN LAP KY THUẬT CÔNG NGHỆ THANH PHO HO CHi MINH SRR eR OR eo RR RE KHOA DIEN - DIEN TU LUAN AN TOT NGHIEP ĐỀ TÀI: THIẾT KẾ VÀ THI CONG MACH MENU ĐIỆN TỬ Nn : Th.s NGUYEN TH] NGQC ANH SVTH : NGUYEN PHAT DAT LỚP TRUGNG BHDL ~ KTCÑ| :OIĐĐT 03 MSSV : 10101041 THU VIEN | * 'sẽ.J04Q62986— ) Thành Phố Hồ Chí Minh, tháng năm 2006 LUẬN VĂN TỐT NGHIỆP GVHD : Th.S Nguyễn Thị Ngọc Anh MỤC LỤC Trang LỜI CẢM ƠN LỜI MỞ ĐẦU MỤC LỤC PHAN I: CO SO LY THUYET CHUONG I KHAO SAT VI DIEU KHIEN AT 89C51 A GIỚI THIỆU VỀ HỌ MCS-51 B BỘ VI XỬ LÝ AT 89C51 11.7) 086 IN®:(0(9/9/cEu//.09 (ae 90 In tg 11 12 tà 12 Các ngõ tín hiệu điều khiển sành ng 12 HI TỔ CHỨC BÊN TRONG VI ĐIỀU KHIỂN -22 22222222 14 uy f0 5) 7a ỒỀỒỒDẦ Bộ nhớ 14 20 Các chế độ 8951 23 a Chế độ giảm cơng suấtt .«rreriiiiiiirrrririie 23 b Chế độ nghỉ -coeccceeserxirrerercee 24 À 0:(07.0610)(0/90 1127:1060 018 c8 Na 24 24 Các ghi điều khiển 'Timer - GÀ nhe 25 Các nguồn xung nhịp cho 'Timer HH Sự bắt đầu , kết thúc điều khiển 'Timer Seeerrree CC SVTH : Nguyễn Phát Đạt GHI nsaYSY'yxyyyyxn LUẬN VĂN TỐT NGHIỆP GVHD : Th.S Nguyễn Thị Ngọc Anh —nn-——S—_ |——————EằẦ-— Chế độ Timer cờ trần - -.rrrririiiririrrrirdriiiriiiirimiriee 29 6ï: 77 'Z+0:30 Giới thiệu ÔỎÔ sn _ 3] Thanh ghi điều khiển port nối tiếp SCON VI HOAT DONG NGAT 33 _ svn 33 re Tổ chức ngắt 33 secon a Cho phép cấm ngắt 31 31 b Uu tién ngdtt 34 c Hỏi vòng -eceeeereerree 34 34 ; Các cờ ngắt eersreeree 35 sete Ngắt port nối tiếp 36 CHƯƠNG II: GIAO TIEP VAT Ls 36 _ I TONG QUAN a ¬ II MƠ TRƯỜNG TRUYỀN van Cáp kim loại 36 37 Cáp quang -e-ceerririiiiiirirrriiiiirirrrrirke we Đường truyền vô tuyến Hee 37 Snnnrrmrre 38 HI SỰ SUY HAO VÀ MÉO DẠNG TÍN HIỆU 22 . ce 38 trlmrritereri trimtntitiiTl 10 n.HlmiiiHrim HH Sự suy haO Giới hạn băng thơng "- ƠƠ1ƠỎƠ 38 Sự biến dạng trễ pha -eeerrirrrrririririerirrriirriirriimrmrr 38 HH Sự can nhiễu ke seceuseesesvnssessuneenivasseeuneseenasases 39 2.-22tt rirreiiraooo me mrrrrrrrrrrri TV CÁC LOẠI TÍN HIỆU Chuẩn V.28 a SVTH : Nguyén Phat Dat ¬ " DD sessessesessosseususssensssesesssussnsonsnesse Trang GVHD : Th.S Nguyễn Thị Ngọc Anh LUẬN VĂN TỐT NGHIỆP Dòng 20mA cai ”a: 27V an n 111 kh HhHHhn esrrrersed 41 V CHUẨN GIAO TIẾP NỐI TIẾP RS-232 „4Ì Giới thiệu chuẩn RS-232 41 Chuẩn giao tiếp RS-232C 43 a Vai nét co ban cổng nối tiếp 43 b Đặc điểm kỹ thuật RS-232C 45 Giao tiếp RS-232 với TTL 45 Kết nối RS-232 với thiết bị 46 VI GIỚI THIỆU CÁC IC TRUYỀN TÍN HIỆU 47 1.MAX232 47 DS75176B ( RS485) 47 CHUONG IIL GIAO TIẾP KẾT NỐI SỐ LIÊỤ, -c-s I CÁC KHÁI NIỆM CƠ BẢN Các chế độ thông tin Các chế độ truyền Kiểm soát lỗi see Các hình thức truyền e HH , mnrrrirririii 5S Mã truyền Đơn vị đo lường II THÔNG TIN NỐI TIẾP BẤT ĐỒNG BỘ, Nguyên tắc đồng biL errrirrrrre Nguyên tắc đồng ký "mm ƠỎ Ngun tắc đơng frame r.rrmrriimmiHHmmrrirrreiie 53 „` SVTH : Nguyễn Phát Dat —.— =.sxsasaẽaẽễẽäsaazờnnn Trang GVHD : Th.S Nguyễn Thị Ngọc Anh LUẬN VĂN TỐT NGHIỆP II THÔNG TIN NỔI TIẾP ĐỒNG BỘ .-2-222 mmmrre 53 53 sen Nguyên tắc đồng biL Nguyên tắc đồng thiên hướng ký tự H-eneeree 53 Hee 54 Nguyên tắc đồng thiên hướng bit 54 TY CÁC NGHỊ THỨC TRUYỀN DỮ LIỆU 54 Kiểm tra lỗi 55 sass Điều khiển lứu lượng PHẲN II: TÍNH TỐN THIẾT KẾ VÀ THỊ CÔNG ` 8i 8n ố 22th Thiết kế moduÌe a Sơ đ 58 secu A PHẦN CỨNG khối 711 r-1 27 -0.0.100001.11 m10011 1000 000.91E, 59 59 “ “ 58 b Tính tốn thiết kế cho khối e-eeeesrnrerrrrririmririiiiiiririrriiiiiee 59 63 c Sơ đô nguyên lý 64 Thiết kế mạch giao tiếp nà ÿNe,7 1.00B8BẺ8B8886 1111111 b Sơ đồ khối ve 64 _— - c Sơ đỗ tiết -.«d Tính tốn thiết kế - -e e 64 64 " a 65 Phương án kết nGL cscssoscssecscsecsntieememenusunsussnnesmessnesennnsseenensninnersnenenasenanenestanst 65 Sơ đồ toàn hệ thống c1 66 tri a Sơ đồ nguyên Ïý -eererriereHirrrieriirriiirrrriirrirrrirrtiiirimirimrrirtrrtrrirtrre 66 b Nguyên lý làm 2m8 14 Ô ae SVTH : Nguyén Phat Dat Trang LUẬN VĂN TỐT NGHIỆP B PHẨNMỀM GVHD : Th.S Nguyễn Thị Ngọc Anh 68 Chương trình điều khiển modute 68 Chương trình quản lý module 76 KẾT LUẬN 81 TÀI LIỆU THAM KHẢO 82 SVTH : Nguyễn Phát Đạt LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyễn Thị Ngọc Anh a PHANI: LY THUYET SVTH :Nguyén Phat Dat Trang LUẬN GVHD VĂN TỐT NGHIỆP CHUONGI: KHAO :Th.S Nguyễn Thị Ngoc Anh SAT VI DIEU KHIỂN AT 89C51 A GIGI THIEU VE HO MCS - 51 > Dac diém chung Microcontroller mạch tổ hợp bao gồm : vi xử lý, nhớ ROM, RAM, L/O, Port, Timet va Clock Họ vi điều khiển MCS - 51 gồm IC : pP8031, pP8051 , P8751, uP8951, "P8032, "P8052, nP8752 Các IC tiêu biểu họ MCS - 51 để cập nP8051 "P8951 Chúng có đặc điểm chung sau : - 128 Bytes RAM nội - KBytes ROM - Port xuất nhập ƯO bít - Timer / Counter 16 bit - Port giao tiếp nối tiếp - 64 KB khơng gian nhớ chương trình ngồi ( mở rộng lên đến 256 KB ) - 64 KB vùng nhớ đữ liệu ngồi ( mở rộng lên đến 256 KB ) - Bộ xử lý Boolean ( thao tác bít đơn ) - 210 vị trí nhớ định vị bit - us cho hoạt động nhân chia B BỘ VI XỬ LÝ AT 89C5I : AT 89C51 vi xử lý bit kiểu CMOS có tính hoạt động tốt với 4KB nhớ EPROM ( nhớ đọc xố lập trình ) Bộ xử lý chế tạo áp dụng công nghệ sản xuất nhớ ổn định dung lượng lớn hãng ATMEL, tương thích với chân thị theo tiêu chuẩn công nghé MCS - 51 Bộ nhớ Flash cho phép nhớ chương trình cài đặt hệ thống ngơn ngữ lập trình có nhớ ổn định theo quy ước Bằng cách kết hợp CPU bit đa với nhớ Flash chip đơn thể AT 8951 trở thành vi xử lý hoạt động mạnh, cung cấp giải pháp hiệu kinh tế có tính linh hoạt cao nhiều ứng dụng điều khiển liên quan SVTH :Nguyễn Phát Đạt Trang GVHD :Th.S Nguyễn Thị Ngọc Anh LUẬN VĂN TỐT NGHIỆP INT INTO Timerl TimerO0 SERIAL PORT Ỷ vv RAM | OTHER INTERRUPT CONTROI REGISTER OSCILATOR BUS CONTROL 128 * A T + Ww “ 4KB TIMERo |«@10 SERIAL PORT VO PORT t A —EA AUF |ROM | |TIMERI 4T y ab E B80 TXD Pa | RXD PIP2 P3 ADDRESS/DATA Hình 1.1 : Sơ đồ cấu tạo bên họ MCS - 51 Bảng mô tả khác IC họ MCS - 51 Loại | Bộ nhớ ROM | Bộ nhớ RAM | Timer uP8031 uP8051 OK 4K uP8032 OK 8K uP8751 | 4K EPROM uP8951 | 4K EPROM pP8052 P8752 | K EPROM SVTH :Nguyén Phat Dat 128 Bytes 128 Bytes 2 128 Bytes 128 Bytes 2 256 Bytes 256 Bytes 3 256 Bytes GVHD LUẬN VĂN TỐT NGHIỆP | :Th.S Nguyén Thi Ngoc Anh AT 89C51 có đặc tính tiêu chuẩn sau : nhớ Flash KB, nhớ RAM 128 Bytes, 32 đường LO, đếm 16 bit, cấu trúc ngắt hai mức vector, cổng serial đơi hồn | chỉnh, có dao động gắn chip mạch đồng hồ Hơn nữa, AT 89C51 thiết | phần kế cổng logic tĩnh để hoạt động tân số Zero, hỗ trợ hai chế độ lưu nguồn chọn lọc | mém Ché dé nghi ( Idle ) vừa ngắt CPU; vừa cho phép RAM, định thời / đếm, cổng serial hệ thống ngắt liên tục làm việc Chế độ Power Down lưu nội dung | RAM | cản trở dao động làm việc, vơ hiệu hóa chức khác chip nhấn RESET phần cứng | SƠ ĐỒ CHAN 8951 có tất 40 chân, chức đường xuất nhập Trong 24 chân có cơng dụng kép; đường hoạt động đường xuất nhập, đường điều | khiển, thành phần Bus liệu Bus địa | | | | H— 2| o—34 o—44 +— H—Ê| o—L} H—` nA] P1.0 P11 p42 p43 P14 P15 P16 p.7 nor n—10Ìp3o/RXD —LL| p3.1/1XD p12) 53 20NT0 p13 B3°3/INTI p14} 53 4/T0 D—13Ì P3.5/T1 —18' P3.6ANR d— 1“ P3.7/RD n—‡8}XTAL2 TẤT XTALT GND VCC 40 PO.0/ADG POV/AD Peo PO.2/ADF PO 3/ADG P0.4/AD4-22-g P0 5/ADđ+-sg PO.6/ADQ PO.7/ADP EAMPRR ao ALE/PROd-si-n PSENL2—n P27/A13 22H P2 6/A14- 2a P2 5/A14 20-0 P2 4/A14-22—0 P23/A1+ 20 P2 2/A1đ 2-0 P2.1/A4-220 P2.0/A8 “Ta AT89C51 Hinh 1.2 SVTH :Nguyén Phat Dat ... Port ƯO thông dụng, dùng thi? ??t kế cỡ nhỏ ( không dùng nhớ mở rộng ) - Sử dụng nhớ ngoài: Bus phân kênh Address / Data Bus thi? ??t kế lớn Chú ý: thi? ??t kế Port phải có điện trở kéo lên > Port... Thi? ??t kế mạch giao tiếp nà ÿNe,7 1.00B8BẺ8B8886 1111111 b Sơ đồ khối ve 64 _— - c Sơ đỗ tiết -.«d Tính toán thi? ??t kế - -e e 64 64 " a 65 Phương án kết nGL cscssoscssecscsecsntieememenusunsussnnesmessnesennnsseenensninnersnenenasenanenestanst... lệnh MUL AB sau thi hành, trả kết 16 bịt với byte cao đặt vào A ( bít ), cịn byte thấp đặt vào B ( bít ) - Đối với phép chia: lệnh DIV AB sau thi hành, trả kết với thương số đặt vào A (8 bit ),