Đang tải... (xem toàn văn)
Đồ án cơ sở giới thiệu về ngôn ngữ VHDL và FPGA
Đồ án sở án sở sở GVHD: Th.s Cao Trần Bảo Thươngn Bảo Thươngo Thươ sởng GIỚI THIỆU ĐỀ TÀI Đề tài trình bày thiết kế hệ thống xử lý ảnh Video FPGA (Cyclone II) bao gồm thành phần: Thu nhận số hóa tín hiệu Video Analog, xử lý ảnh Video số, hiển thị lên VGA Trong đề tài Cyclone II thành phần tích hợp Kit DE2 mà ta sử dụng là: Chip mã hóa tín hiệu Video Analog ADV7181B, SDRAM IS42S16400 để lưu trữ xuất frame ảnh hợp lý, cổng VGA (chip ADV7123) để hiển thị ảnh lên hình Trang Đồ án sở án sở sở GVHD: Th.s Cao Trần Bảo Thươngn Bảo Thươngo Thươ sởng GIỚI THIỆU VỀ NGÔN NGỮ VHDL VÀ FPGA I THIỆU VỀ NGÔN NGỮ VHDL VÀ FPGA U VỀ NGÔN NGỮ VHDL VÀ FPGA NGÔN NGỮ VHDL VÀ FPGA VHDL VÀ FPGA 1.1NGÔN NGỮ VHDL VÀ FPGA VHDL VHDL ngôn ngữ mô tả phần cứng (hardware descriptiont ngôn ngữ mô tả phần cứng (hardware description mô tả phần cứng (hardware description phần cứng (hardware descriptionn cứng (hardware descriptionng (hardware description language), mô tả phần cứng (hardware description hành vi mạch điện hệ thống, từ mạch điện vậta mạch điện hệ thống, từ mạch điện vậtch điện hệ thống, từ mạch điện vậtn hệ thống, từ mạch điện vậtc hện hệ thống, từ mạch điện vật thống, từ mạch điện vậtng, từ mạch điện vật mạch điện hệ thống, từ mạch điện vậtch điện hệ thống, từ mạch điện vậtn vậtt lý hệ thống, từ mạch điện vậtc hện hệ thống, từ mạch điện vật thống, từ mạch điện vậtng thực thi.c thực thi.c thi VHDL viết tắt VHSIC Hardware Description Language Bản thânt mạch điện hệ thống, từ mạch điện vậta VHSIC Hardware Description Language Bả phần cứng (hardware descriptionn thân VHSIC viết tắt VHSIC Hardware Description Language Bản thânt mạch điện hệ thống, từ mạch điện vậta Very High Speed Integrated Circuits (mạch điện hệ thống, từ mạch điện vậtch tích h ợc thực thi.p t ống, từ mạch điện vậtc đột ngơn ngữ mô tả phần cứng (hardware description cao), lần cứng (hardware descriptionn đần cứng (hardware descriptionu tiên thực thi.c sáng lậtp United State Department of Defensei United State Department of Defense nhữ mô tả phần cứng (hardware descriptionng năm 80, sau tạch điện hệ thống, từ mạch điện vậto VHDL Phiên bả phần cứng (hardware descriptionn đần cứng (hardware descriptionu tiên VHDL 87, lần cứng (hardware descriptionn nâng cấpp sau có tên HDL 93 VHDL ngôn ngữ mô tả phần cứng (hardware description mô tả phần cứng (hardware description phần cứng (hardware descriptionn c ứng (hardware descriptionng nguyên gống, từ mạch điện vậtc đần cứng (hardware descriptionu tiên thực thi.c chuẩn hóa Institue of Electrical and Electronicsn hóa United State Department of Defensei Institue of Electrical and Electronics Engineers (IEEE), tới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci chuẩn hóa Institue of Electrical and Electronicsn IEEE 1076 Trong IEEE 1164, có ngơn ngữ mơ tả phần cứng (hardware descriptiont chuẩn hóa Institue of Electrical and Electronicsn thực thi.c thêm vào giới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci thiện hệ thống, từ mạch điện vậtu hện hệ thống, từ mạch điện vật thống, từ mạch điện vậtng logic đa giá trị (multi-valued logic system) (multi-valued logic system) Đột ngôn ngữ mô tả phần cứng (hardware descriptionng thúc đẩy dùng VHDL (hay dùng Verilog) VHDL thúc đẩn hóa Institue of Electrical and Electronicsy thúc đẩy dùng VHDL (hay dùng Verilog) VHDL bả phần cứng (hardware descriptionn dùng VHDL (hay dùng Verilog) VHDL ngôn ngữ mô tả phần cứng (hardware descriptiont ngôn ngữ mô tả phần cứng (hardware description đột ngôn ngữ mô tả phần cứng (hardware descriptionc lậtp chuẩn hóa Institue of Electrical and Electronicsn mạch điện hệ thống, từ mạch điện vậta nhà công nghện hệ thống, từ mạch điện vật, nhà phân ph ống, từ mạch điện vậti chúng có khả phần cứng (hardware description portable k ế thừ mạch điện vậta cao (reusable) Hai ứng (hardware descriptionng dụng trực ting trực thi.c ti ếp mạch điện hệ thống, từ mạch điện vậta VHDL mả phần cứng (hardware descriptionng thi ết bị (multi-valued logic system) logic lậtp trình thực thi.c (Programmable Logic Devices) (bao gồm CPLDs – Complex Programmable Logic Devices vàm CPLDs – Complex Programmable Logic Devices FPGAs – Field Programmable Gate Arrays) Mỗi mã nguồn VHDL vii mã nguồm CPLDs – Complex Programmable Logic Devices vàn VHDL đ ược thực thi.c vi ết, chúng thực thi.c dùng để thực thi.c thi mạch điện hệ thống, từ mạch điện vậtch điện hệ thống, từ mạch điện vậtn thi ết bị (multi-valued logic system) lậtp trình thực thi.c (từ mạch điện vật Altera, Xilinx, Almel, ) hệ thống, từ mạch điện vậtc gửi đ ến xưởi United State Department of Defenseng chế tạch điện hệ thống, từ mạch điện vậto chíp ASIC Hiện hệ thống, từ mạch điện vậtn này, rấpt nhiều chip thươ thúc đẩy dùng VHDL (hay dùng Verilog) VHDL làng mạch điện hệ thống, từ mạch điện vậti phứng (hardware descriptionc tạch điện hệ thống, từ mạch điện vậtp (ví dụng trực ti microcontrollers ) thực thi.c thiết kế dực thi.a cách tiếp cậtn Một ngôn ngữ mô tả phần cứng (hardware descriptiont điều ý VHDL trái ngược thực thi.c với chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci chươ thúc đẩy dùng VHDL (hay dùng Verilog) VHDL làng trình máy tính thơng thư ng thực thi.c thực thi.c hệ thống, từ mạch điện vậtn tuần cứng (hardware descriptionn tực thi câu lện hệ thống, từ mạch điện vậtnh thực thi.c th ực thi.c hi ện hệ thống, từ mạch điện vậtn song song (concurrent) Vì lí đó, nên VHDL thư ng đ ược thực thi.c coi m ột ngôn ngữ mô tả phần cứng (hardware descriptiont mã ngu ồm CPLDs – Complex Programmable Logic Devices vàn h thúc đẩy dùng VHDL (hay dùng Verilog) VHDL ngôn ngữ mô tả phần cứng (hardware descriptiont chươ thúc đẩy dùng VHDL (hay dùng Verilog) VHDL làng trình Trong VHDL có câu lệnh đặt có câu lện hệ thống, từ mạch điện vậtnh đ ặc hệ thống, từ mạch điện vậtt PROCESS, FUNCTION, hay PROCEDURE thực thi.c thực thi.c thi tuần cứng (hardware descriptionn tực thi Một ngôn ngữ mô tả phần cứng (hardware descriptiont nhữ mô tả phần cứng (hardware descriptionng tiện hệ thống, từ mạch điện vậtn ích lới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượcn mạch điện hệ thống, từ mạch điện vậta VHDL cho phép tổng hợp mạch điệnng hợc thực thi.p m ạch điện hệ thống, từ mạch điện vậtch điện hệ thống, từ mạch điện vậtn hệ thống, từ mạch điện vậtc hện hệ thống, từ mạch điện vật thống, từ mạch điện vậtng thiết bị (multi-valued logic system) khả phần cứng (hardware description lậtp trình (programmable devide) (PLD hệ thống, từ mạch điện vậtc FPGA) hệ thống, từ mạch điện vậtc ngơn ngữ mô tả phần cứng (hardware descriptiont hện hệ thống, từ mạch điện vật ASIC 1.2 FPGA Trang Đồ án sở án sở sở GVHD: Th.s Cao Trần Bảo Thươngn Bảo Thươngo Thươ sởng FPGA (Field Programable Gate Arrays) ngôn ngữ mô tả phần cứng (hardware descriptiont thi ết bị (multi-valued logic system) bán dẫn bao gồmn bao gồm CPLDs – Complex Programmable Logic Devices vàm khống, từ mạch điện vậti logic lậtp trình thực thi.c gọi "Logic Block", ki "Logic Block", k ết nống, từ mạch điện vậti khả phần cứng (hardware description trình Các khống, từ mạch điện vậti logic thực thi.c lậtp trình để thực thi.c hệ thống, từ mạch điện vậtn chứng (hardware descriptionc c mạch điện hệ thống, từ mạch điện vậta kh ống, từ mạch điện vậti logic thúc đẩy dùng VHDL (hay dùng Verilog) VHDL bả phần cứng (hardware descriptionn AND, XOR, hệ thống, từ mạch điện vậtc chứng (hardware descriptionc k ết hợc thực thi.p phứng (hardware descriptionc tạch điện hệ thống, từ mạch điện vậtp hơ thúc đẩy dùng VHDL (hay dùng Verilog) VHDL decoder hệ thống, từ mạch điện vậtc phép tính tốn họi "Logic Block", kc Trong hần cứng (hardware descriptionu h ết kiến trúc FPGA, khống, từ mạch điện vậti logic bao gồm CPLDs – Complex Programmable Logic Devices vàm phần cứng (hardware description phần cứng (hardware descriptionn tửi đ nhới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn Đó Flip-Flop ho ặc hệ thống, từ mạch điện vậtc nh ữ mô tả phần cứng (hardware descriptionng b ột ngôn ngữ mô tả phần cứng (hardware description nh ới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn hồn có câu lệnh đặt trongnh hơ thúc đẩy dùng VHDL (hay dùng Verilog) VHDL Các kết nống, từ mạch điện vậti khả phần cứng (hardware description trình cho phép khống, từ mạch điện vậti logic nống, từ mạch điện vậti với chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci theo thiết kế mạch điện hệ thống, từ mạch điện vậta ngư i xây dực thi.ng hện hệ thống, từ mạch điện vật thống, từ mạch điện vậtng, giống, từ mạch điện vậtng ngơn ngữ mơ tả phần cứng (hardware descriptiont bả phần cứng (hardware descriptionng mạch điện hệ thống, từ mạch điện vậtch khả phần cứng (hardware description trình Một ngơn ngữ mơ tả phần cứng (hardware descriptiont sống, từ mạch điện vật kiến trúc FPGA hệ thống, từ mạch điện vậtn cịn cho phép cấpu hình lạch điện hệ thống, từ mạch điện vậti từ mạch điện vậtng phần cứng (hardware descriptionn (partial re-configuration) Có nghĩa cho phép m ột ngơn ngữ mô tả phần cứng (hardware descriptiont ph ần cứng (hardware descriptionn c mạch điện hệ thống, từ mạch điện vậta thi ết kế thực thi.c cấpu hình lạch điện hệ thống, từ mạch điện vậti nhữ mô tả phần cứng (hardware descriptionng thiết kế khác bao gồmn tiếp tụng trực tic hoạch điện hệ thống, từ mạch điện vậtt đột ngôn ngữ mô tả phần cứng (hardware descriptionng Một ngôn ngữ mô tả phần cứng (hardware descriptiont ưu điểm khác mạch điện hệ thống, từ mạch điện vậta FPGA, ngư i thi ết kế tích hợc thực thi.p vào bột ngôn ngữ mô tả phần cứng (hardware description xửi đ lý mềm (soft processor) hay vi xửi đ lý tích hợc thực thi.p (embedded processor) Các vi xửi đ lý thực thi.c thi ết kế khống, từ mạch điện vậti logic thơng thư ng, mà mã nguồm CPLDs – Complex Programmable Logic Devices vàn hãng cung cấpp, thực thi.c thi lện hệ thống, từ mạch điện vậtnh theo chươ thúc đẩy dùng VHDL (hay dùng Verilog) VHDL làng trình đ ược thực thi.c n ạch điện hệ thống, từ mạch điện vậtp riêng bi ện hệ thống, từ mạch điện vậtt, có ngoạch điện hệ thống, từ mạch điện vậti vi thực thi.c thi ết kế linh đột ngôn ngữ mô tả phần cứng (hardware descriptionng ( khống, từ mạch điện vậti giao ti ếp UART, vào/ra đa chứng (hardware descriptionc GPIO, thernet ) Các vi xửi đ lý đ ược thực thi.c lậtp trình l ạch điện hệ thống, từ mạch điện vậti (reconfigurable computing) chạch điện hệ thống, từ mạch điện vậty FPGA thực thi.c ứng (hardware descriptionng dụng trực ting điển hình lĩnh vực thi.c như: xửi đ lý tín hệ thống, từ mạch điện vậtu s ống, từ mạch điện vật, xửi đ lý ả phần cứng (hardware descriptionnh, thị (multi-valued logic system) giác máy, nhậtn dạch điện hệ thống, từ mạch điện vậtng giọi "Logic Block", kng nói, mã hóa, mơ ph ỏngng (emulation) FPGA đặc hệ thống, từ mạch điện vậtc biện hệ thống, từ mạch điện vậtt mạch điện hệ thống, từ mạch điện vậtnh lĩnh vực thi.c hệ thống, từ mạch điện vậtc ứng (hardware descriptionng d ụng trực ting mà ki ến trúc mạch điện hệ thống, từ mạch điện vậta yêu cần cứng (hardware descriptionu ngôn ngữ mô tả phần cứng (hardware descriptiont lược thực thi.ng rấpt lới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượcn xửi đ lý song song, đ ặc hệ thống, từ mạch điện vậtc bi ết mã hóa giả phần cứng (hardware descriptioni mã FPGA thực thi.c sửi đ dụng trực ting nhữ mô tả phần cứng (hardware descriptionng ứng (hardware descriptionng dụng trực ting cần cứng (hardware descriptionn thực thi.c thi thuậtt toán FFT, nhân chậtp (convolution), thay cho vi xửi đ lý Hiện hệ thống, từ mạch điện vậtn cơng nghện hệ thống, từ mạch điện vật FPGA thực thi.c sả phần cứng (hardware descriptionn xuấpt hỗi mã nguồn VHDL vi trợc thực thi phần cứng (hardware descriptionn m ềm United State Department of Defensei hãng như: Xilinx, Altera, Actel, Atmel Trong Xilinx Altera hãng hàng đần cứng (hardware descriptionu Xilinx cung cấpp phần cứng (hardware descriptionn mềm miễn phí nn phí Windows, Linux, Altera cung cấpp nhữ mô tả phần cứng (hardware descriptionng công cụng trực ti miễn phí nn phí Windows, Linux Solaris 1.2.1 KIẾN TRÚC FPGAN TRÚC FPGA Trang Đồ án sở án sở sở GVHD: Th.s Cao Trần Bảo Thươngn Bảo Thươngo Thươ sởng Hình 1.1: kiến trúc FPGAn trúc FPGA Mỗi mã nguồn VHDL vii nhà sả phần cứng (hardware descriptionn xuấpt FPGA có riêng cấpu trúc FPGA, nhìn chung cấpu trúc thực thi.c thể hệ thống, từ mạch điện vậtn giống, từ mạch điện vậtng hình bên Cấpu trúc FPGA bao g ồm CPLDs – Complex Programmable Logic Devices vàm có configuration logic blocks (CLBs), configurable I/O blocks (IOB), programmable interconnect Và tấpt nhiên, chúng có m ạch điện hệ thống, từ mạch điện vậtch clock đ ể truy ền tín hệ thống, từ mạch điện vậtu clock tới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci logic block, thêm vào có logic resources nh ALUs, memory có phần cứng (hardware description decoders Các phần cứng (hardware descriptionn t ửi đ l ậtp trình đ ược thực thi.c c mạch điện hệ thống, từ mạch điện vậta FPGA có dạch điện hệ thống, từ mạch điện vậtng thúc đẩy dùng VHDL (hay dùng Verilog) VHDL bả phần cứng (hardware descriptionn RAM tĩnh (Static RAM) anti - fuses Configurable I/O Blocks: Configurable Logic Blocks (CLBs) bao gồm CPLDs – Complex Programmable Logic Devices vàm Look-Up Tables (LUTs) r ấpt linh đột ngôn ngữ mô tả phần cứng (hardware descriptionng có chứng (hardware descriptionc thực thi.c thi logic ph ần cứng (hardware descriptionn t ửi đ nh ới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn dùng nh flip-flop hệ thống, từ mạch điện vậtc chống, từ mạch điện vậtt (latch) CLB thực thi.c hệ thống, từ mạch điện vậtn phần cứng (hardware descriptionn lới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượcn ch ứng (hardware descriptionc logic nh lưu trữ mô tả phần cứng (hardware description mô tả phần cứng (hardware description liện hệ thống, từ mạch điện vậtu, Configurable I/O Blocks: Input/Output Blocks (IOBs) điều khiển dịng mơ tả phần cứng (hardware description liện hệ thống, từ mạch điện vậtu giữ mô tả phần cứng (hardware descriptiona chân vào I/O logic bên mạch điện hệ thống, từ mạch điện vậta FPGA Nó bao gồm CPLDs – Complex Programmable Logic Devices vàm có b ột ngôn ngữ mô tả phần cứng (hardware description đ ện hệ thống, từ mạch điện vậtm vào v ới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci trạch điện hệ thống, từ mạch điện vậtng thái điều khiển ngõ dạch điện hệ thống, từ mạch điện vậtng open collector Phần cứng (hardware descriptionn lới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượcn có tr ởi United State Department of Defense kéo lên ởi United State Department of Defense Trang Đồ án sở án sở sở GVHD: Th.s Cao Trần Bảo Thươngn Bảo Thươngo Thươ sởng ngõ thỉ có câu lệnh đặt trongnh thoả phần cứng (hardware descriptionng lạch điện hệ thống, từ mạch điện vậti có trởi United State Department of Defense kéo xuống, từ mạch điện vậtng.IOBs hỗi mã nguồn VHDL vi tr ợc thực thi lu ồm CPLDs – Complex Programmable Logic Devices vàng d ữ mô tả phần cứng (hardware description li ện hệ thống, từ mạch điện vậtu chi ều (bidirectional data flow) hoạch điện hệ thống, từ mạch điện vậtt đột ngôn ngữ mô tả phần cứng (hardware descriptionng logic tr ạch điện hệ thống, từ mạch điện vậtng thái (3 state) H ỗi mã nguồn VHDL vi tr ợc thực thi ph ần cứng (hardware descriptionn lới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượcn chuẩn hóa Institue of Electrical and Electronicsn tín hệ thống, từ mạch điện vậtu, bao gồm CPLDs – Complex Programmable Logic Devices vàm ngôn ngữ mô tả phần cứng (hardware descriptiont vài chuẩn hóa Institue of Electrical and Electronicsn tống, từ mạch điện vậtc đ ột ngơn ngữ mô tả phần cứng (hardware description cao, nh Double DataRate (DDR) Programmable Interconnect: Interconnect ởi United State Department of Defense FPGA khác xa so với chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci ởi United State Department of Defense CPLD, nhiên lạch điện hệ thống, từ mạch điện vậti giống, từ mạch điện vậtng với chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci c mạch điện hệ thống, từ mạch điện vậta gate array ASIC Có ngơn ngữ mô tả phần cứng (hardware descriptiont line dài thực thi.c dùng để nống, từ mạch điện vậti CLBs quan tr ọi "Logic Block", kng mà chúng l ạch điện hệ thống, từ mạch điện vậti ởi United State Department of Defense cách xa mà không gây nhi ều trễn phí n Chúng thực thi.c dùng bus ởi United State Department of Defense chip Có line ngắt VHSIC Hardware Description Language Bản thânn đ ược thực thi.c dùng đ ể liên k ết CLBs riêng rẽ đặc hệ thống, từ mạch điện vậtt gần cứng (hardware descriptionn Và thư ng có vài ma trậtn chuyển hợp mạch điệni (switch matrices), giống, từ mạch điện vậtng CPLD, nống, từ mạch điện vậti giữ mô tả phần cứng (hardware descriptiona line dài ng VHSIC Hardware Description Language Bản thânn l ạch điện hệ thống, từ mạch điện vậti v ới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci theo ngơn ngữ mơ tả phần cứng (hardware descriptiont sống, từ mạch điện vật cách đặc hệ thống, từ mạch điện vậtc biện hệ thống, từ mạch điện vậtt Các chuyển hợp mạch điệni lậtp trình đ ược thực thi.c (Programmable switches) bên chip cho phép kết nống, từ mạch điện vậti giữ mơ tả phần cứng (hardware descriptiona CLBs tới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci interconnect line giữ mô tả phần cứng (hardware descriptiona interconnect line với chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci line khác với chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci switch matrix Các b ột ngơn ngữ mô tả phần cứng (hardware description đ ện hệ thống, từ mạch điện vậtm tr ạch điện hệ thống, từ mạch điện vậtng thái thực thi.c dùng để kết nống, từ mạch điện vậti phần cứng (hardware descriptionn lới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượcn CLBs với chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci line dài (long line), t ạch điện hệ thống, từ mạch điện vậto nên bus Các long line đặc hệ thống, từ mạch điện vậtc biện hệ thống, từ mạch điện vậtt, gọi "Logic Block", ki line clock toàn c ụng trực tic (global clock lines), đ ược thực thi.c thiết kế đặc hệ thống, từ mạch điện vậtc biện hệ thống, từ mạch điện vậtt cho trởi United State Department of Defense kháng thấpp nh mà th i gian lan truy ền nhanh hơ thúc đẩy dùng VHDL (hay dùng Verilog) VHDL Chúng thực thi.c kết nống, từ mạch điện vậti với chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci bột ngơn ngữ mô tả phần cứng (hardware description đện hệ thống, từ mạch điện vậtm clock với chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci mã nguồn VHDL vii phần cứng (hardware descriptionn tửi đ thực thi.c clock mã nguồn VHDL vii CLB Đó cách mà clock phân phống, từ mạch điện vậti bên FPGA Mạch đồng hồ (Clock Circuitry):ch đồ án sởng hồ án sở (Clock Circuitry): Các khống, từ mạch điện vậti vào với chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci bột ngơn ngữ mô tả phần cứng (hardware description đện hệ thống, từ mạch điện vậtm clock high drive gọi "Logic Block", ki clock driver, nằmm rả phần cứng (hardware descriptioni rác xung quanh chip Các bột ngôn ngữ mô tả phần cứng (hardware description đện hệ thống, từ mạch điện vậtm thực thi.c nống, từ mạch điện vậti với chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci chân clock vào lái tín hệ thống, từ mạch điện vậtu clock vào đư ng clock toàn c ụng trực tic (global clock line) nh mô t ả phần cứng (hardware description ởi United State Department of Defense bên Các đư ng clock thực thi.c thiết kế cho th i gian th i gian lện hệ thống, từ mạch điện vậtch nhỏng nhấpt th i gian lan truyền nhanh Thiết kế đồm CPLDs – Complex Programmable Logic Devices vàng bột ngôn ngữ mô tả phần cứng (hardware description yêu cần cứng (hardware descriptionu bắt VHSIC Hardware Description Language Bản thânt buột ngôn ngữ mô tả phần cứng (hardware descriptionc với chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci FPGA, từ mạch điện vật đột ngôn ngữ mô tả phần cứng (hardware description lện hệ thống, từ mạch điện vậtch tuyện hệ thống, từ mạch điện vậtt đống, từ mạch điện vậti trễn phí n không thực thi.c bả phần cứng (hardware descriptiono đả phần cứng (hardware descriptionm Chỉ có câu lệnh đặt dùng tín hệ thống, từ mạch điện vậtu clock từ mạch điện vật bột ngôn ngữ mô tả phần cứng (hardware description đện hệ thống, từ mạch điện vậtm clock th i gian trễn phí n tươ thúc đẩy dùng VHDL (hay dùng Verilog) VHDL làng đống, từ mạch điện vậti th i gian lện hệ thống, từ mạch điện vậtch m ới chuẩn IEEE 1076 Trong IEEE 1164, có chuẩn đượci thực thi.c đả phần cứng (hardware descriptionm bả phần cứng (hardware descriptiono CHÍP MÃ HÓA TÍN HIỆU VIDEO ADV7181B 2.1 CHỨC NĂNG VÀ DẠNG DỮ LIỆU NGÕ RA Nguồn ảnh cần xử lý tín hiệu analog video DVD plalyer xuất Kết nối ngõ TV-Out composite của DVD Player với cổng TV-In Kit DE2 bợ Trang Đồ án sở án sở sở GVHD: Th.s Cao Trần Bảo Thươngn Bảo Thươngo Thươ sởng ADV7181B số hóa tín hiệu sang chuẩn ITU - RTBT 656 chuỗi frame ảnh Mỗi điểm frame ảnh thu biểu diễn dưới dạng I(x,y) x,y tọa độ của pixel frame I mức xám tương ứng của pixel Như frame ảnh thu đươc biểu diễn dưới dạng một ma trận chiều 720 x 525 với 720 số pixel hàng, 525 số hàng frame Chuẩn Video ITU – RBT601: Chuẩn ITU – RBT 610/656 định nghĩa một thiết kế cho việc mã hóa mợt khung bao gồm 525 (hoặc 625) line tín hiệu video tương tự thành dạng số, truyền tín hiệu với xung clock 27MHz Mợt single horizontal line có cấu trúc: EAV BLANKING SAV Active Video Data EAV, BLANKING SAV trường (field) phân biệt để đồng bộ liệu truyền EAV và SAV đều là các trường byte: EAV: cho biết điểm kết thúc của Active Video Data line hành cũng điểm bắt đầu của line SAV: báo hiệu điểm bắt đầu của Active Video Data line hành FFh 00h 00h XY Byte thứ tư XY chứa thơng tin trường truyền, tình trạng của khoảng trống (field blanking) theo chiều dọc (Vertical) hoặc của dòng trống (line blanking) theo chiều ngang (horizontal): MSB LSB F V H P3 P2 P1 P0 Bit Symbol Chức Luôn mức F Field Bit: => Field1; => Field2 V Vertical Blanking Status Bit: - Lên mức cao vertical field blanking interval - Xuống mức thấp trường hợp khác Trang Đồ án sở án sở sở GVHD: Th.s Cao Trần Bảo Thươngn Bảo Thươngo Thươ sởng H P3 Horizontal Blanking Status bit: - Nếu trường SAV mức - Nếu trường EAV mức Protection bit P2 Protection bit P1 Protection bit P0 Protection bit Các Protecction bit dùng để kiểm tra sửa lỡi phụ tḥc vào bít F,V,H nhận Video Stream ta bỏ qua bit nên ta khơng xét đến Ý nghĩa của bit F V để đảm bảo sự đồng bộ horizontal line một frame theo chiều dọc: TABLE Field interval definitions 625 525 Line 624 Line Line 23 Line 20 Line 311 Line 264 Line 336 Line 283 Line Line Line 313 Line 266 V-digital field blanking Field Start (V=1) Finish (V=0) Field Start (V=1) Finish (V=0) V-digital field identification Field F=0 Field F=1 Trang Đồ án sở án sở sở GVHD: Th.s Cao Trần Bảo Thươngn Bảo Thươngo Thươ sởng Cách đặt giá trị bit F,V theo trường (Field hoặc 2) tính hiệu dụng (Active or Blanking) hiểu rõ qua bảng mô tả một frame gồm 525 horizontal line sau : Field (F=0) : 262 line từ line đến line 265; Field 2(F=1) : 263 line từ line 266 đến line Active or Blanking : Active video data Vertical Blanking Interval sắp xếp xen kẽ : Active portion (V=0) Odd Field : 244 line từ 20->263; Even Field: 243 line từ 283->525; Vertical Blanking Interval (V=1): 38 line gồm 19 line từ 1->19 19 line từ 266->282; Hình 2.1: Frame ảnh theo chuẩn ITU656 Trang Đồ án sở án sở sở GVHD: Th.s Cao Trần Bảo Thươngn Bảo Thươngo Thươ sởng Mợt horizontal line tín hiệu gồm thành phần sau: Blanking: suốt thời gian truyền tín hiệu Video, Active video signal Segments horizontal blanking interval Giá trị của byte trường phải phù hợp với cấp độ (level) của tín hiệu Cb, Cr Y tương ứng theo quy tắc sau: Cb = 80h; Y = 10h; Cr = 80h ta có ch̃i byte : 80h, 10h, 80h,… 80h,10h Tùy vào số line tín hiệu mà ch̃i bao gồm 268 byte (khung 525 line) hoặc 280 byte (khung 625 line) Active Video Data: Có tất 1440 byte chứa đựng thông tin ảnh: 720 giá trị Y (luminace-brightness); 360 giá trị Cr (red chrominace); 360 giá trị Cb (blue chromiance) sắp xếp theo từng nhóm cứ mợt Cb Cr có giá trị Y: CbYnCrYn+1 tạo thành ch̃i: Cb Y Cr Y Cb Y Cr Y … … … Cb 359 Y 718 Cr 359 Y 719 Các trường SAV và EAV: mỗi trường dài byte Vậy hệ thống 525 line mợt Horizontal line bao gồm 1716 byte 2.2 GIAO THỨC CÀI ĐẶT I2C ADV7181B hỗ trợ một giao diện kết nối dây tuần tự “a-wire serial interface” I2C Hai ngõ vào : liệu tuần tự SDA, xung clock tuần tự SCLK mang thông tin ADV7181B với bộ điều khiển hệ thống I2C Mỗi thiết bị tới (Slave) nhận một địa chỉ Các chân I2C của ADV7181B cho phép người dùng cài đặt, cấu hình bợ mã hóa đọc ngược lại liệu VBI (vertical blank interval) bắt ADV7181B có địa chỉ Slave cho tất thao tác đọc ghi phụ thuộc vào mức logic của chân ALSB ALSB điều khiển bit của địa chỉ Slave (Slave_address[1] ) việc thay đổi chân điều khiển bợ ADV7181B mà khơng có sự xung đợt trùng địa chỉ Slave Bit thấp của địa chỉ Slave( LSB Slave_address[0] ) định thao tác ghi hay đọc: mức đọc mức ghi Ở ta chỉ sử dụng bộ ADV7123, giao thức I2C chủ yếu dùng để nạp liệu cho ghi nên chọn địa chỉ Slave cho chip mã hóa 0x40h từ bảng giá trị địa chỉ I2C Slave dưới đây: Trang Đồ án sở án sở sở GVHD: Th.s Cao Trần Bảo Thươngn Bảo Thươngo Thươ sởng Để điều khiển thiết bị Bus phải có mợt giao thức đặc biệt kèm Đầu tiên Master khởi động truyền liệu bằng việc thiết lập điều kiện bắt đầu (SDA từ xuống SCLK vẫn mức cao) ta gọi START, ám chỉ rằng theo sau mợt luồng địa chỉ hay liệu Các ngoại vi đáp trả lại START dịch chuyển bit (7 bit địa chỉ bit đọc/ghi), bit truyền từ bit cao (MSB) đến thấp (LSB) Các ngoại vi nhận địa chỉ truyền đáp ứng bằng cách giữ SDA = tồn bợ chu kỳ thứ của xung clock gọi ACK Các thiết bị khác rút khỏi bus tại điểm bảo toàn trạng thái IDE (khi SDA SCLK mức cao thiệt bị theo dõi line này, chờ START địa chỉ truyền đúng) Bit đọc/ghi chỉ hướng của liệu, LSB = 0/1 master ghi/đọc thơng tin vào/từ ngoại vi ADV7181B hoạt động thiết bị Slave tiêu chuẩn Bus, chứa 196 địa chỉ (Subaddress độ lệch của địa chỉ cần thao tác với địa chỉ thiết bị) phép truy cập ghi nợi Điều giải thích rằng byte địa chỉ của thiết bị byte thứ địa chỉ Các địa chỉ tự động tăng dần cho phép truy đọc/ghi địa chỉ bắt đầu Sự truyền liệu bị ngắt điều kiện dừng (STOP) Người dùng truy cập tới bất cứ ghi địa chỉ sở 1-1 khơng có sự cập nhật tồn bợ ghi Ở đề tài ta không sử dụng chế đợ cập nhật tồn bợ mà chỉ truy cập vào ghi cần thiết địa chỉ sở 1-1 START STOP xuất đâu sự truyền liệu, điều kiện khẳng định chuỗi liên tục với thao tác đọc ghi thơng thường, tác đợng làm bus trở trạng thái IDE Nếu địa chỉ người dùng phát khơng phù hợp (invalid) ADV7181B khơng gửi xác nhận ACK trở trạng thái IDE Nếu địa chỉ tự động tăng dần vượt giới hạn địa chỉ cao nhất: Trang 10 .. .Đồ án sở án sở sở GVHD: Th.s Cao Trần Bảo Thươngn Bảo Thươngo Thươ sởng GIỚI THIỆU VỀ NGÔN NGỮ VHDL VÀ FPGA I THIỆU VỀ NGÔN NGỮ VHDL VÀ FPGA U VỀ NGÔN NGỮ VHDL VÀ FPGA NGÔN NGỮ VHDL VÀ FPGA VHDL. .. NGÔN NGỮ VHDL VÀ FPGA NGÔN NGỮ VHDL VÀ FPGA VHDL VÀ FPGA 1.1NGƠN NGỮ VHDL VÀ FPGA VHDL VHDL ngơn ngữ mô tả phần cứng (hardware descriptiont ngôn ngữ mô tả phần cứng (hardware description mô tả... descriptionng cơng cụng trực ti miễn phí nn phí Windows, Linux Solaris 1.2.1 KIẾN TRÚC FPGAN TRÚC FPGA Trang Đồ án sở án sở sở GVHD: Th.s Cao Trần Bảo Thươngn Bảo Thươngo Thươ sởng Hình 1.1: kiến trúc FPGAn
![TD_DATA[7:0] D li u hình n ht ADV7181B ừ - Đồ án cơ sở giới thiệu về ngôn ngữ VHDL và FPGA](https://media.store123doc.com/figures/001/003/td-data-d-li-hinh-ht-adv-u-1003447.png)
![VGA_Y[0] là do khi VGA Controller đa ra cho bit line đang x ut trên màn hình ị trí l hay ch n đ ch n d li u xu t ra t ng ng.ẻẵ ểọữ ệấươứ - Đồ án cơ sở giới thiệu về ngôn ngữ VHDL và FPGA](https://media.store123doc.com/figures/001/003/vga-controller-man-hinh-tri-ea-eou-eauou-1003452.png)
