Thiết kế mạch tổ hợp Nguyễn Quốc Cường – 3i Combinational logic design 2 Nội dung • Một số quy ñịnh khi viết tài liệu • Biểu ñồ thời gian của các mạch • Các PLD tổ hợp • Các mạch mã hóa • Các mạch giải mã • Multiplexer • So sánh • Các mạch số học Combinational logic design 3 Tài liệu tham khảo • Digital Design: Principles & Practices – John F Wakerly – Printice Hall Combinational logic design 4 Một số quy ñịnh khi viết tài liệu • Sơ ñồ khối • Ký hiệu các gate • Mức tích cực cho các chân Combinational logic design 5 Sơ ñồ khối • Thể hiện các khối chức năng chính của hệ thống • Không quá chi tiết • Cố gắng thể hiện trong một trang Combinational logic design 6 Combinational logic design 7 Combinational logic design 8 Ký hiệu các gate Combinational logic design 9 các ký hiệu tương ñương sử dụng ñịnh lý DeMorgan Combinational logic design 10 Mức tích cực cho các chân • Thường quy ñịnh nếu có “vòng tròn nhỏ” ñể chỉ tích cực mức thấp • Nếu không có “vòng tròn nhỏ” thì hiểu là tíchc cực mức cao Combinational logic design 11 • (a): nếu cả hai input = HIGH thì output = HIGH • (b): nếu cả hai input = HIGH thì output = LOW • (c): nếu cả hai input = LOW thì output = LOW Combinational logic design 12 • Tín hiệu: – N ế u có h ậ u t ố _L thì hi ể u là tích c ự c ở m ứ c th ấ p – N ế u không có ha ụ a t ố _L thì hi ể u là tích c ự c ở m ứ c cao Combinational logic design 13 Biểu ñồ thời gian • Biễu diễn hoạt ñộng của các tín hiệu là hàm của thời gian • Sử dụng các mũi tên ñể chỉ quan hệ “nhân-quả” của các tín hiệu trong mạch Combinational logic design 14 Combinational logic design 15 Mạch logic tổ hợp PLD • PLD: Programmable Logic Device • Loại PLD ñầu tiên ñược gọi là PLA (Programmable Logic Arrays): – M ạ ch logic t ổ h ợ p 2 t ầ ng AND-OR – ðặ c tr ư ng b ở i: • Số inputs: n • Số output: m • Số các tích: p (thường p nhỏ hơn rất nhiều 2^n) – T ổ ng h ợ p các hàm logic theo ki ể u t ổ ng các tích Combinational logic design 16 Combinational logic design 17 • input nối với một buffer ñể tạo ra: – chính tín hi ệ u input (buffer) – bù c ủ a input (inverter) • Các dây tín hiệu ñước nối sẵn trong mạch • X : dùng ñể ký hiệu nơi có thể thiết lập các kết nối hay không thông qua các cột chì • Các input của tầng AND khi ñể hở (không nối với buffer) sẽ ñược thiết lập là HIGH • Các input của tầng OR khi ñể hở (không nối với output của tầng AND) sẽ ñược thiết lập là LOW Combinational logic design 18 Cách thể hiện khác của PALs Combinational logic design 19 ðể thực hiện các hàm logic Combinational logic design 20 ðể thực hiện các output là hằng số . Thiết kế mạch tổ hợp Nguyễn Quốc Cường – 3i Combinational logic design 2 Nội dung • Một số quy ñịnh khi viết tài liệu • Biểu ñồ thời gian của các mạch • Các PLD tổ hợp • Các mạch mã hóa •. ñước nối sẵn trong mạch • X : dùng ñể ký hiệu nơi có thể thiết lập các kết nối hay không thông qua các cột chì • Các input của tầng AND khi ñể hở (không nối với buffer) sẽ ñược thiết lập là HIGH •. mũi tên ñể chỉ quan hệ “nhân-quả” của các tín hiệu trong mạch Combinational logic design 14 Combinational logic design 15 Mạch logic tổ hợp PLD • PLD: Programmable Logic Device • Loại PLD ñầu