1 P&I Ch5-Digi In/Out 1 Ch 5. DIGITAL INTERFACING Ghép nối hệ trung tâm với Thiết bị ngoại vi qua các tín hiệu logic 1/0 - PARALLEL IN/OUT - PORTS: PRINCIPLE, PPI, CENTRONICS/LPT - PCMCIA, DUAL PORTED RAM. - INTERCACING TO DEVICES: KEY PAD, LED, TEXT PANEL, ENCODER, STEP MOTOR, - HI-POWER INTERFACE: RELAY, SCR, TRIAC, POWER MOSFET, IGBT - SERIAL IN/OUT: SYNC, ASYNC, - RS-232, RS-485, RS-422 - MODEM P&I Ch5-Digi In/Out 2 5.1. parallel interface: 5.1.1. nGuyªn lý • In/Out nhiều bit đồng thời, nhanh, gần • a. A Port Line (1bit port): – Output Port: Latched Output (chốt ra), D_Flip-Flops – Unlatched Input, hình 5.1. single IO line/pin 2 P&I Ch5-Digi In/Out 3 • D Flip-Flop (D trigger): – Là 1 trong những phần tử cơ bản của hệ dãy, – D – data, lưu giữ 1 bit số liệu. – 4/6/8 D flip-flop => tạo ra 4/6/8 bit register, nhiều registers đóng trong 1 chip là SRAM. P&I Ch5-Digi In/Out 4 – Output: • Q - ứng với giá trị data input vào thời điểm có clock • /Q – đảo của Q. – Input: • Data bit: 1 hoặc 0 • Clock, thường là sườn lên, ghi nhận giá trị của data và lưu lại cho đến khi có bit số liệu khác ghi đè lên. • [Có thể có] clear – xóa; Preset – đặt trước – Có 2 loại: Transparent (HC373) và Master- Slave (HC374) 3 P&I Ch5-Digi In/Out 5 H. 501 b, c MOSFET (Metal Oxide Semiconductor Field Effect Transistor) P&I Ch5-Digi In/Out 6 • Write pin: bit 0 or 1, clock =  – Write bit 0: D flip-flop => Q = 0; -Q = 1 => gate = 1 => R(ds) MOSFET = ON => pin = 0 – Write bit 1 D flip-flop => Q = 1; -Q = 0 => gate = 0 => R(ds) MOSFET = OFF => pin = 1 • Read pin: (Input line– out “1” firstly)- ReadPin = 0 (!) => open 3 state lower buffer => 1/0 from pin => data bus (i) • ReadLatch (Reading bit out previously) : -ReadLatch = 0 (!) => open 3 state higher buffer => 1/0 from pin => data bus (i) 4 P&I Ch5-Digi In/Out 7 • Ý nghĩa Read Latch, ví dụ thông qua việc tạo 1 xung out, 2ms : – x86, LPT port, bit0, g/n remainders • mov dx, 378h ; LPT 1 data out port • in al, dx ; • or al,1 ; • out dx,al ; set bit 0 • call delay(2) ; • and al, 0feh ; reset bit • out dx,al – Atmega64, PA0: • orl PA0, 1 • call delay(2) • anl PA0, 0feh P&I Ch5-Digi In/Out 8 5.1. PARALLEL INTERFACE: 5.1.1. NGUYÊN LÝ Simple In-Out Ports: Cổng ra đơn giản có chốt (latched output port, based on 74 HC 374/HC373/HC273/HC574 , 8 bit Register), (fig. 5.2) Cổng vào đơn giản không chốt (unlatched input port, based on 3 state buffer - 74HC244) Cổng vào có chốt (Latched Input Port), chú ý status flag 5 P&I Ch5-Digi In/Out 9 74LS273/373/374/574… Ứng dụng: ghép nối DAC, LED display… 5.1. PARALLEL INTERFACE: 5.1.1. NGUYÊN LÝ P&I Ch5-Digi In/Out 10 Port[Parallel_Out]:= solieu; Lệnh Pascal Out Port: 74 HC 374: CPU phát địa chỉ ra IO space => có t/h -IO CS Phát data và -IOW => có t/h Clock =  (Rising Edge) => data được chốt vào HC374 Ng/vi => OutControl = 0 => open 3 state output 6 P&I Ch5-Digi In/Out 11 Hình 5.2c. Unlatched Input Port Hình 5.2d. Latched Input Port Unlatched Inport & latched Inport P&I Ch5-Digi In/Out 12 IO port of Micro Controllers • Ghép nối hiện đại, các mô hình port nói trên ít dùng. • Thông qua µC, các port: Intel8051, Motorola MC68HC11s, Microchip PIC, ARM, Atmel… – Latched output, – Unlatched input, – Latch Reading • Khi được y/c xây dựng ghép nối, trước hết phải lưu ý đến hình 0.2 7 P&I Ch5-Digi In/Out 13 c. Port song song có tín hiệu bắt tay/ trạng thái (outport): Case Study: Gửi 1 packet ra ngoại vi, cần đồng bộ giữa 2 phía Peripheral chỉ đọc bộ đệm cổng khi có số liệu (cờ IBF thiết lập, 1) CS chỉ gửi số liệu ra tiếp theo khi byte/char trước đã được đọc bởi Peripheral (OBE - Output Buffer Empty, xóa, 0) Chú ý Time-Out-Error. CPU gửi 1 character, set -OBE =1 (Out. Buf Empty) Per: If IBF= 1 then đọc char (In. Buffer Full) Bài tập: Lập trình (C/ Pascal/Asm) cho sơ đồ sau để gửi 1 packet n byte - Chú ý Timeout Error 5.1. PARALLEL INTERFACE: 5.1.1. NGUYÊN LÝ P&I Ch5-Digi In/Out 14 OBE IRQ 8 P&I Ch5-Digi In/Out 15 5.1. parallel interface: 5.1.2. PROGRAMMABLE PORT Ports: Intel PPI 8255 (Programmable Peripheral Interface) Motorola PIA 6821 (Progr. Interface Adaptor) Z80 PIO (Parallel In/Out) Flexible Specifics: 2 4 In/ Out Ports, single line direction define (PIA/ PIO) Mode: IN/OUT w [w/o] handshake, bus trans-ceiver Control/ status/ HSK: Edge (, ) or Level (hi, lo) Case study 1: PPI 8255: Tự đọc 4 ports: PA, PB, PCH & PCL, 24 IO lines 3 modes M0, M1 & M2, (PA & PB, PC as HSK signals) Đơn giản và hiệu quả Case Study 2: Interface ISA bus – PPI 8255, (Fig. 5.3a) P&I Ch5-Digi In/Out 16 Hình 5.3a. Ghép nối PPI 8255 với PC qua ISA bus (Mo hinh cong song song cua iPC, Addr: 300h-303h, Mode 0 all, PA & PC In, PB Out 9 P&I Ch5-Digi In/Out 17 • Cấu trúc: – PPI8255, VXL – 74HC245: Bi-directional Buffer, dùng để đệm số liệu 2 chiều và đ/k 3 state – GAL Lattice16V8, PLD – Programmable Logic Device, dùng để tạo mạch giải mã địa chỉ cho PPI • Ứng dụng: – Dùng để ghép nối với các thiết bị ngoại vi, thông qua các hệ nhúng là iPC: • DAC, ADC • DI, DO… P&I Ch5-Digi In/Out 18 5.1. Parallel Interface: 5.1.3. CENTRONICS PORT • Centronics Computer Inc. so called LPT; 2 LPT ports (not available in near future) in PC • Modes: SPP, EPP, ECP & IEEE 1284 (EPP+ECP) • IRQ (7/ 5) & DRQ (1/ 3 - 8 bit channels) support for many applications of Interface: • Printer • Local Area Network - LAN • Ext. HDD, SemiDisk, • Test Digital In/Out, ADC, DAC in many application interfaces • PC remote control (TV, Multi media, shut down ) • Programmers (All 11P2) – nạp chip chuyên dùng • Others 10 P&I Ch5-Digi In/Out 19 MODE 0: SIMPLE PARALLEL PORT - SPP (NORMAL MODE, OUTPUT ONLY) 50 100kB/s, cable 10' max - 25/36 lines - Ground twisted pair, Base Addr: 378h - LPT1 & 278h - LPT2 Data Out port, Addr. X78h - I/O space, TTL 0 5V, Open Coll. Buffered - 8 bit latched out, back read-latch LPT: send control & printed characters to Printer Control Out Port: X7Ah, TTL (x=3/2) 4 bit latched out, back read-latch, dùng software. Đối với các thiết bị, 4 tín hiệu này được set (1) và reset (0) bằng phần mềm LPT: /Strobe (b0), AutoFeed (b1), /Init (b2), SLCT(b3) IRQ_EN (b4), not outlet Status In, X79h, Unlatched, TTL (0 5V): Printer status 5 bit: b3 b7: Err, SLCT_IN, PE, -Ack, Busy 5.1. Parallel Interface: 5.1.3. Centronics Port P&I Ch5-Digi In/Out 20 5.1. Parallel Interface: 5.1.3. Centronics Port [...]... Ch5-Digi In/Out Ting Vit? m 52 26 P&I Ch5-Digi In/Out 53 P&I Ch5-Digi In/Out F 5. x LED module 32x16x4 color, CED- 05 54 27 P&I Ch5-Digi In/Out 55 F5.x Electronics Graphics LED Board P&I Ch5-Digi In/Out 192x128x 65, 536Color x 50 Hz 56 28 5. 1 Parallel interface: 5. 1.7 LCD panel interface Cụng ngh LCD Liquid Crystal Display, hin text/ graphics phõn di: 1 line x 16 character box, 5x7 (7x9) dot matrix/character... 128) hoc (128 x 256 ) dot graphics - font down loadable, color (16/4096/64K/16,7M) ASCII, 128 characters/ set, 8 user fonts or APA: All Points Addressable - graphics Back light Cụng sut tiờu th nh Dựng cho cỏc h nh, mang xỏch, mỏy o (Embedded Systems) P&I Ch5-Digi In/Out 57 Hỡnh 5. 10a Text LCD Pannel P&I Ch5-Digi In/Out 58 29 Hỡnh 5. 10b Cu trỳc ca Graphics LCD Panel P&I Ch5-Digi In/Out 59 Signals: DB0... 1/8T P&I Ch5-Digi In/Out 66 33 5. 1 parallel interface: 5. 1.8 encoder P&I Ch5-Digi In/Out 67 Absolute Encoder Xỏc nh v trớ trong 1 vũng 10 12 bit output Binary or Gray Code Vớ d 10 bit Abs Enc + gim tc bỏnh rng, nh v 1km => phõn ly 1m Ghộp ni cng song song vi thanh ghi dch P&I BT: thit k h nh v 3D container cho Sai Gon New Port: 1000x500x15m Ch5-Digi In/Out 68 34 5. 1 Parallel interface: 5. 1.9 Step... Disabling Addr, data, R/W E = 1 Ch5-Digi In/Out 62 31 5. 1 Discrete Interface: 5. 1.8 Encoder P&I Ch5-Digi In/Out 63 5. 1 parallel interface: 5. 1.8 encoder Dựng ghộp ni o lng dch chuyn c hc: chiu di, vn tc (c thng v quay), gia tc, nh v, robot Cụng ngh vt liu t - nam chõm vnh cu hoc quang - hng ngoi/ laser, hi resolution ADC a mó (absolute enc.) phõn ly cao: dI rng: 256 upto 50 0 kc/t (counts/turn), chu shock... (Register use - Table 1 1-1 p206, Parallel Port Complete) Compatibility Mode: Host sends a byte to Peri (with Busy và -Ack) Nibble Mode: Peri to Host 4 bit, remainder - HSK Byte Mode: 8 bit, bi-dir EPP Mode: 8 bit, bi-dir, hi-speed ECP Mode: 8 bit, bi-dir: data, addr, compression P&I Ch5-Digi In/Out 28 14 5. 1 Parallel Interface: 5. 1.4 Dual Ported RAM chuyn mng s liu gia 2 h VXL (Master-Slave) vi tc cao,... interface: 5. 1.6 led interface DRIVING 6 X 7 SEGMENT COMMON CATHODE LEDS: disbuf: 6 byte cha mó 7(8) seg cn hin th vi qui c thanh no sỏng, bit tng ng =1, N: counter Main Program: Burn LEDs (Cú th do ngt Timer gi) gm: (1) Init: turn-off LEDs (out 2nd LS -5 7 4 = 0s); N=0; (2) !(disbuf+N), (tvdn) => 1st LS -5 7 4; turn On LED[N]: 2nd LS -5 7 4, bitN = 1 (only); [delay(1 2 ms) nu polling]; (3) Turnoff LED[N]: 2nd LS -5 7 4... trỏnh hi curent for LED Xỏc nh hng ct: (PB) mó ct, c PC => mó hng, encoding mó hng ct thnh scancode 5 bit ct vo key buffer, set key flag = 1 Delay for key releasing Delay 5- 1 0 ms for keybouncing again Iret Ch5-Digi In/Out 48 24 P&I Ch5-Digi In/Out 49 Buring CA LEDs with driver HC5 95 LED driver 74xx5 95: Shift Register: dch data ca frame th i+1, trong lỳc frame th i ang hin Output upto 40mA sink ... Addr for 2 sides: Left - Right => 2n mem loc 2 x 8 [16] bit of Data bit (lines) Cỏc tớn hiu iu khin (RD, WR, CS) v trng thỏi Cỏc tớn hiu HSK/Arbitor Hóng: Integrated Device Technology Inc & Others; chip IDT 7707, 32Kbyte DPR Vớ d ng dng: Ghi 32 kờnh in thoi/fax ng thi P&I Ch5-Digi In/Out 29 Hỡnh 5. 5b Dual ported Static RAM P&I Ch5-Digi In/Out 30 15 5.1 Parallel Interface: 5. 1 .5 PCMCIA/PC Card PERSONAL... N ; If N = 6 then N=0; (4) Goto(2) P&I Ch5-Digi In/Out 46 23 P&I Ch5-Digi In/Out 47 Drive LED & Keypad 6 x 7seg CC LEDs 6 bytes DisBuf cha 7Seg code 1 2 3 4 5 6 Init: PA&PB out, PC in, N=0, turn-off LEDs PB0 PB5=0s !(DisBuf(N) => PA PB(N) = 1 (only) Delay for 1 2ms Inc N, if N = 6 then N=0, PA = FFh Goto (2), Keypad mxn: Khi cú KeyInt: 1 2 3 4 5 P&I Delay 5- 1 0 ms for debouncing, PA=FF trỏnh hi curent... Ch5-Digi In/Out 23 5. 1 parallel interface: 5. 1.3 centronics port Enable Int Req: mov dx, 37Ah; LPT 1 control in al, dx or al, 0001 0000b out dx, al ; PASCAL: Port[BA+2]:=Port[BA+2] or $10; {set bit 4 only} Disable: Port[BA+2]:=Port[BA+2] and $EF; {Reset bit 4 only} P&I Ch5-Digi In/Out 24 12 5. 1 parallel interface: 5. 1.3 centronics port Mode 1: enhanced parallel port - epP Xircom, 1992, Hi speed - . 8 255 , (Fig. 5. 3a) P&I Ch5-Digi In/Out 16 Hình 5. 3a. Ghép nối PPI 8 255 với PC qua ISA bus (Mo hinh cong song song cua iPC, Addr: 300h-303h, Mode 0 all, PA & PC In, PB Out 9 P&I Ch5-Digi. gửi 1 packet n byte - Chú ý Timeout Error 5. 1. PARALLEL INTERFACE: 5. 1.1. NGUYÊN LÝ P&I Ch5-Digi In/Out 14 OBE IRQ 8 P&I Ch5-Digi In/Out 15 5.1. parallel interface: 5. 1.2. PROGRAMMABLE. 1 P&I Ch5-Digi In/Out 1 Ch 5. DIGITAL INTERFACING Ghép nối hệ trung tâm với Thiết bị ngoại vi qua các tín hiệu logic 1/0 - PARALLEL IN/OUT - PORTS: PRINCIPLE, PPI, CENTRONICS/LPT - PCMCIA,