CẤU KIỆN ĐIỆN TỬ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG 59 vùng Cổng, và vùng Nghèo này sẽ kết hợp với các vùng nghèo của Nguồn và Máng như đã chỉ ở hình 3.3b. Trong vùng nghèo không có các hạt tải điện tự do, nên vẫn không thể có dòng điện xuất hiện giữa cực Nguồn và Máng. Tuy nhiên, cuối cùng khi điện áp Cổng-Kênh tăng lên vượt quá giá trị điện áp Ngưỡng V TN , như ở hình 3.3c, thì các điện tử chảy vào từ vùng Nguồn, Máng và Đế để hình thành nên một lớp đảo kết nối vùng n + Nguồn với vùng n + Máng, tức là có một điện trở kết nối tồn tại giữa các cực Nguồn và Máng. Nếu đặt vào giữa hai cực Máng và Nguồn một điện áp dương thì các điện tử trong kênh sẽ trôi trong điện trường và tạo nên dòng điện qua các cực Máng và Nguồn. Dòng trong transistor NMOS luôn luôn chảy vào ở cực Máng, qua kênh dẫn và ra ở cực Nguồn. Cực Cổng được cách ly với kênh dẫn, nên sẽ không có dòng cổng dc và ta có: i G = 0. Các tiếp giáp pn giữa vùng máng với vùng đế, vùng nguồn với vùng đế (và cũng được tạo ra giữa vùng kênh dẫn với vùng đế) phải luôn luôn được phân cực nghịch để đảm bảo chắc chắn là chỉ có một dòng rò do phân cực nghịch nhỏ để có thể được bỏ qua. Như vậy, ta có thể xem rằng i B =0. Đối với một MOSFET như ở hình 3.3a, một kênh dẫn được cảm ứng nhờ điện áp đặt vào Cổng để có sự dẫn điện xảy ra. Điện áp Cổng sẽ “tăng cường” độ dẫn điện của kênh dẫn, nên MOSFET loại này có tên gọi là loại dụng cụ hoạt động ở chế độ tăng cường. c) Đặc tuyến i-v của transistor NMOS ở vùng tuyến tính. Để xác định biểu thức về quan hệ của dòng điện chảy qua các cực của transistor NMOS theo các điện áp đặt vào các cực, ta có thể xem rằng dòng i G và i B đều bằng 0 (đã xét ở trên). Vì vậy, dòng điện vào ở cực Máng phải bằng với dòng điện chảy ra ở cực Nguồn nên ta có: i S = i D = i DS (3.1) Biểu thức cho dòng Máng-Nguồn i DS có thể được viết bằng cách xem xét dòng điện tích chảy trong kênh dẫn ở hình 3.4. Điện tích của điện tử trên một đơn vị độ dài (gọi là điện tích đường) tại một điểm bất kỳ trong kênh dẫn sẽ bằng: ( ) TNox ' ' ox ' VvWCQ −−= C/ cm, đối với điều kiện v ox ≥ V TN (3.2) Trong đó: oxox " ox T/εC = , là điện dung của lớp ôxit trên một đơn vị diện tích (F/ cm 2 ) ε ox là điện môi của lớp ôxít (F/ cm). [Đối với dioxide Si, thì ε ox = 3,9 ε 0 , khi đó: điện môi của không khí ε 0 = 8,854x10 -14 F/ cm] T ox là độ dày của lớp ôxit (cm). Điện áp v ox là điện áp đặt ngang qua lớp ôxít, và nó sẽ tùy thuộc vào vị trí trong kênh dẫn: v ox = v GS - v(x) (3.3) trong đó v(x) là điện áp tại điểm x nào đó trong kênh dẫn so với nguồn. Hãy lưu ý rằng v ox phải vượt quá giá trị V TN để tồn tại lớp đảo, như vậy Q’ sẽ bằng 0 cho đến khi v ox > V TN . Tại vị trí đầu cực Nguồn của kênh dẫn, v ox = v GS , và v ox sẽ giảm xuống đến giá trị v ox = v GS - v DS tại vị trí đầu cực Máng của kênh dẫn. Dòng trôi của điện tử tại một điểm bất kỳ trong kênh được cho bởi tích của điện tích trên một đơn vị độ dài nhân với vận tốc v x : i(x) = Q’(x) v x (x) (3.4) Điện tích đường Q’ được cho bởi biểu thức (3.2), và vận tốc trôi v x của điện tử trong kênh dẫn được xác định theo độ linh động của điện tử và điện trường đặt ngang qua kênh dẫn: ( ) [ ] [ ] xnTNox " oxx EµVvWCv'Q)x(i −−−== (3.5) Thay thế các giá trị của điện trường ngang (theo phương x) và v ox vào (3.5) ta có: () dx ) x ( dv V)x(vvWCµ)x(i TNGS " oxn −−−= (3.6) CẤU KIỆN ĐIỆN TỬ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG 60 hoặc ( ) )x(dvV)x(vvWCµdx)x(i TNGS " oxn −−−= (3.7) Điện áp đặt trên các cực của NMOS là v(0) = 0 và v(L) = v DS , nên ta có thể tính tích phân (3.7) theo chiều dài của kênh từ 0 đến L: () ∫∫ −−−= L 0 DS v 0 TNGS " oxn )x(dvV)x(vvWCµdx)x(i (3.8) Bởi vì không có sự suy hao về dòng điện khi chảy qua kênh dẫn, nên dòng điện trong kênh dẫn phải bằng cùng một giá trị i DS tại mọi điểm x trong kênh, nghĩa là i(x) = - i DS , và (3.8) sẽ được suy ra như sau: DS DS TNGS " oxnDS v 2 v VvWCµLi ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ −−= (3.9) hoặc: DS DS TNGS " oxnDS v 2 v Vv L W Cµi ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ −−= (3.10) Giá trị " oxn Cµ được giữ cố định do nhà sản xuất quyết định. Để tiện cho các mục đích thiết kế và phân tích mạch, biểu thức (3.10) thường được viết ở dạng như sau: DS DS TNGS ' nDS v 2 v Vv L W Ki ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ −−= với: ' oxn ' n CµK = hoặc DS DS TNGSnDS v 2 v VvKi ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ −−= trong đó: L W KK ' nn = (3.11) Các thông số n K và ' n K được gọi là các thông số hỗ dẫn, và cả hai đều có đơn vị là A/V 2 . Biểu thức (3.11) là biểu thức kinh điển của dòng Máng-Nguồn cho transistor NMOS hoạt động ở vùng tuyến tính, mà trong đó một kênh dẫn điện trở sẽ kết nối trực tiếp vùng Nguồn và vùng Máng. Sự kết nối bằng điện trở sẽ có sau khi điện áp đặt ngang qua lớp ôxít vượt quá giá trị điện áp Ngưỡng tại mọi điểm trong kênh dẫn, nghĩa là: v GS - v(x) ≥ V TN với điều kiện: 0 ≤ x ≤ L (3.12) Điện áp trong kênh dẫn sẽ lớn nhất tại phía đầu vùng Máng, khi đó v(L) = v DS . Vì vậy, các biểu thức (3.10) và (3.11) chỉ hợp lý khi có điều kiện: v GS - V TN ≥ v DS (3.13) Tóm lại, đối với NMOS làm việc ở vùng tuyến tính, ta có: DS DS TNGS ' nDS v 2 v Vv L W Ki ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ −−= , với điều kiện: v GS - V TN ≥ v DS ≥ 0 và ' oxn ' n CµK = (3.14) Rõ ràng hơn là ta có thể nhận được biểu thức bằng cách nhóm các số hạng ở (3.10): ⎥ ⎦ ⎤ ⎢ ⎣ ⎡ ⎥ ⎦ ⎤ ⎢ ⎣ ⎡ ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ −−= L v µ 2 v VvWCi DSDS TNGS " oxDS n (3.15) Khi điện áp Máng-Nguồn có giá trị nhỏ, thì số hạng thứ nhất sẽ biểu diễn đại lượng điện tích trung bình trên một đơn vị độ dài trong kênh dẫn, bởi vì điện áp kênh dẫn trung bình v(x) = v DS / 2. Số hạng thứ hai sẽ tượng trưng cho vận tốc trôi trong kênh dẫn, mà khi đó điện trường trung bình sẽ bằng với điện áp v DS đặt ngang qua kênh dẫn chia cho độ dài kênh L Đặc tuyến i-v ở vùng tuyến tính được tạo ra từ biểu thức (3.14) cho ở hình 3.5 đối với trường hợp V TN = 1V và K n = 250 µA/V 2 . Các đặc tuyến ở hình 3.5 là một phần đặc tuyến ra của transistor NMOS. Đặc tuyến ra CẤU KIỆN ĐIỆN TỬ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG 61 của một dụng cụ bán dẫn 3 cực là đồ thị của dòng điện chảy qua lối ra của linh kiện mà trong trường hợp này là dòng Máng như là một hàm số của điện áp đặt ngang qua lối ra mà ở đây là điện áp Máng-Nguồn. Họ các đặc tuyến sẽ được tạo ra, với mỗi đường đặc tuyến tương ứng với một giá trị khác nhau của điệ n áp Cổng -Nguồn tức là điện áp ở cổng lối vào. Các đặc tuyến ở hình 3.5, thể hiện một họ các đường thẳng có dạng gần giống nhau, vì lý do đó nên vùng làm việc có tên gọi là vùng tuyến tính, tuy nhiên cóthể có đặc tuyến hơi cong, cụ thể là đường đặc tuyến ứng với V GS = 2V. Đối với điện áp Máng-Nguồn rất bé, chẳng hạn: v DS « v GS - V TN , thì biểu thức (3.14) có thể rút gọn thành: () DSTNGS " oxnDS vVv L W Cµi −= (3.16) Dòng i DS chảy qua các cực của MOSFET lúc này tỷ lệ thuận thuận với điện áp v DS đặt trên MOSFET. FET làm việc rất giống với một điện trở nối giữa các cực Nguồn và Máng, nhưng giá trị của điện trở được điều khiển bởi điện áp Cổng -Nguồn. Điện trở của FET làm việc ở vùng tuyến tính, gần gốc tọa độ, được gọi là điện trở mở [on- resistance] R ON , có thể được xác định xuất phát từ biểu thức (3.14), ta có: () TNGS ' n 1 Qâiãømtaûi 0 DS v DS DS ON VV L W K 1 v i R − = ⎥ ⎥ ⎦ ⎤ ⎢ ⎢ ⎣ ⎡ ∂ ∂ = − −− → (3.17) Để ý rằng R ON cũng bằng với tỷ số v DS / i DS ở biểu thức (3.16). Tại những điểm gần sát với gốc tọa độ, các đặc tuyến i-v của MOSFET thực chất là các đường thẳng, tức là đặc tuyến phải được xét với điều kiện v DS « v GS - V TN , tuy nhiên theo hình 3.5 thì hình như độ tuyến tính bắt đầu bị vi phạm đối với đặc tuyến thấp nhất, khi đó V GS - V TN = 2-1 = 1V (gần bằng với các giá trị của V DS ), nên lúc này ta phải hiểu rằng vùng tuyến tính chỉ đúng với các giá trị của v DS thấp hơn 0,1 đến 0,2V. Đối với những đặc tuyến ứng với V GS lớn, thì đặc tuyến V-A thể hiện độ tuyến tính rất cao trong suốt các giá trị của V DS ở hình 3.5, chẳng hạn, CẤU KIỆN ĐIỆN TỬ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG 62 đường đặc tuyến ứng vơi V GS = 5V. d) Sự bão hòa ở đặc tuyến i-v của MOSFET. Như đã xét ở trên, biểu thức (3.14) chỉ có ý nghĩa với điều kiện có một kênh dẫn kết nối trực tiếp giữa vùng Nguồn và vùng Máng. Ta xét hiện tượng xảy ra trong MOSFET khi tăng điện áp Máng-Nguồn lên trên giá trị giới hạn ở biểu thức (3.14) như mô tả ở hình 3.6. Với ba giá trị điện áp Máng-Nguồn khác nhau và giữ cố định điện áp Cổng-Nguồn. Ở hình 3.6a, MOSFET làm việc ở vùng tuyến tính, với v DS < v GS - V TN như đã được xét ở trên. Khi tăng giá trị v DS lên thành v DS = v GS - V TN , hình 3.6b thì kênh dẫn bắt đầu biến mất tại đầu mút của kênh ở phía vùng máng. Hình 3.6c mô tả trạng thái kênh dẫn theo giá trị v DS lớn hơn. Vùng kênh dẫn đã bị biến mất, hay nói cách khác là đã bị thắt kênh [pinched off] bắt đầu tại phía vùng máng của kênh dẫn, làm cho vùng kênh điện trở ngắn lại. Chú ý: Nếu nhìn thoáng qua thì có thể dễ nhầm lẫn cho rằng, dòng qua MOSFET sẽ bằng 0, tuy nhiên trong trường hợp này dòng qua MOSFET là ≠ 0. Như mô tả ở hình 3.7, điện áp tại điểm thắt kênh trong kênh dẫn sẽ luôn luôn bằng: v GS - v(x po ) = V TN hay: v(x po ) = v GS - V TN (3.18) Điện áp này cũng vẫn là điện áp đặt ngang qua phần đảo của kênh, làm cho các điện tử sẽ vẫn trôi trong kênh dẫn từ trái qua phải. Khi các điện tử di chuyển tới điểm thắt, chúng sẽ được phóng thích vào vùng nghèo giữa đầu cuối của kênh và vùng máng, lúc này điện trường trong vùng nghèo sẽ cuốn các điện tử vào vùng máng. Ngay khi kênh dẫn được thắt, sụt áp qua vùng kênh đảo là không đổi. Vì vậy, dòng máng sẽ trở thành hằng số, và MOSFET chuyển vào làm việc ở vùng bão hòa. Vùng này cũng thường được gọi là vùng thắt kênh. Ước lược biểu thức (3.14) với v DS = v GS - V TN , rút ra dòng màng-nguồn của NMOS làm việc ở vùng bão hòa: () 2 TNGS ' n DS Vv L W 2 K i −= Đối với: v DS ≥ v GS - V TN ≥ 0 (3.19) Đây là biểu thức dòng máng của transistor NMOS làm việc ở vùng bão hòa. Dòng máng phụ thuộc vào bình phương của số hạng (v GS - V TN ), nhưng lại độc lập với điện áp máng-nguồn. Trị số của v DS để transistor làm việc ở vùng bão hòa được gọi bằng tên riêng là v DSAT xác định bởi biểu thức: v DSAT = v GS - V TN (3.20) V DSAT cũng được xem như điện áp bão hòa, hay điện áp thắt. Biểu thức (3.19), có thể được thể hiện tương tự như biểu thức (3.15): ( ) ⎥ ⎦ ⎤ ⎢ ⎣ ⎡ − ⎥ ⎦ ⎤ ⎢ ⎣ ⎡ ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ − = L Vv µ 2 Vv WCi TNGSTNGS " oxDS n (3.21) Vùng kênh đã bị biến đổi (đảo) có điện áp v GS - V TN đặt ngang qua nó, như ở hình 3.7. Vì vậy, số hạng thứ nhất của (3.21) tương ứng với giá trị điện tích trung bình trong lớp đảo, và số hạng thứ hai là giá trị vận tốc của các điện tử trôi trong điện trường bằng (v GS - V TN )/ L. Hình 3.8a, là toàn bộ họ đặc tuyến ra của một transistor NMOS có V TN = 1V và K n = 25 µA/V 2 , mà trong đó vị trí các điểm thắt kênh được xác định bởi v DS = V DSAT . Phía bên trái của các vị trí V TN =1V, và K n = 25x10 -6 A/ V 2 CẤU KIỆN ĐIỆN TỬ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG 63 điểm thắt kênh là trạng thái của transistor làm việc ở vùng tuyến tính, và phía phải của các điểm thắt là vùng bão hòa. Khi v GS ≤ V TN = 1V, transistor sẽ ngưng dẫn và dòng máng bằng 0. Khi tăng điện áp Cổng ở vùng bão hòa, thì khoảng cách giữa các đặc tuyến dòng máng sẽ giãn ra do bản chất luật bình phương của biểu thức (3.19). Hình 3.8b, là một đặc tuyến ra cụ thể đối với điện áp Cổng-Nguồn, V GS = 3V, đặc tuyến này biểu diễn các biểu thức quan hệ dòng-áp của NMOS ở vùng tuyến tính và vùng bão hòa. Biểu thức ở vùng tuyến tính (3.14) được miêu tả bởi đường parabola ở hình 3.8b, và khi điều kiện: V DS > V GS - V TN = 2V, thì đặc tuyến là đường thẳng nằm ngang, tức NMOS bắt đầu chuyển vào vùng có dòng i DS bão hòa theo phương trình (3.19). Điểm thắt kênh là điểm giao nhau giữa hai đường biểu diễn của hai phương trình (3.14) và (3.19). e) Tổng hợp nguyên lý làm việc và các phương trình cơ bản của NMOS kiểu tăng cường. Như đã xét ở trên, do không tồn tại kênh dẫn giữa hai vùng máng và nguồn khi ít nhất điện áp V GS = 0V, nên với một điện áp V DS dương nào đó và cực đế B được nối trực tiếp với cực nguồn, thì thực tế là sẽ có hai tiếp giáp pn phân cực ngược giữa hai vùng pha tạp n và sẽ không có dòng chảy giữa hai vùng máng và nguồn. Khi cả hai điện áp V DS và V GS được thiết lập tại điện áp dương nào đó (lớn hơn 0V), tức là thiết lập điện áp dương tại máng và cổng so với nguồn. Điện áp dương tại cổng sẽ đẩy các lỗ trống (do các điện tích cùng dấu đẩy nhau) vào sâu trong đế p suốt theo diện tích phủ của lớp SiO 2 , tạo ra một vùng nghèo không có các lỗ trống gấn lớp cách ly bằng SiO 2 . Tuy nhiên, các điện tử trong đế p (các hạt tải điện thiểu số của vật liệu bán dẫn tạp p) sẽ được thu hút đến bán cực cổng dương và tích lũy lại thành vùng gần sát với bề mặt của lớp ôxít. Lớp SiO 2 với phẩm chất cách điện rất tốt của nó sẽ ngăn cản các hạt tải mang điện tích âm hấp thụ ở cực cổng. Nên khi tăng V GS thì sự tích lũy các điện tử gần sát bề mặt của lớp SiO 2 sẽ tăng lên, tạo ra một vùng kênh n để có thể truyền dẫn một dòng điện đáng kể giữa Máng và Nguồn. Ứng với trị số V GS mà kênh dẫn bắt đầu được hình thành dẫn đến sự tăng nhiều ở dòng máng được gọi là điện áp ngưỡng V TN , (hay còn gọi là V GS (Th) trong các sổ tay tra cứu các dụng cụ bán dẫn). Do kênh dẫn không tồn tại và được “tăng cường” bằng việc áp dụng một điện áp Cổng-Nguồn có giá trị dương, nên MOSFET được gọi là MOSFET kiểu tăng cường. Khi V GS tăng lên vượt qua mức ngưỡng thì mật độ các hạt tải điện tự do trong kênh dẫn được tạo thành sẽ tăng lên, dẫn đến mức dòng máng qua kênh cũng tăng lên, nhưng nếu giữ V GS không đổi và tăng V DS thì dòng máng sẽ tăng lên đến mức bão hòa, tức là lúc này dòng máng I DS không tăng do quá trình thắt kênh, kênh dẫn bắt đầu hẹp nhất tại phía đầu vùng máng của kênh dẫn tạo thành (xem hình 3.6b). Áp dụng định luật Kirchhoff’s theo áp đối với các điện áp đầu cực của MOSFET ta có: V DG = V DS - V GS (3.22) Nếu V GS được giữ cố định tại một trị số nào đó, chẳng hạn 8V và tăng V DS từ 2 đến 5V, thì điện áp V DG [theo biểu thức (3.22)] sẽ giảm xuống từ -6V xuống -3V, và điện áp cổng sẽ trở nên dương thấp hơn so với máng. Sự giảm xuống ở điện áp cổng-máng sẽ dẫn đến làm giảm lực hấp dẫn các hạt tải điện tự do (các điện tử) ngay tại vùng kênh dẫn tạo thành ở phía đầu cực máng, gây nên sự giảm xuống về độ rộng hiệu dụng của kênh. Cuối cùng kênh dẫn sẽ giảm xuống đến điểm thắt kênh và trạng thái bão hòa sẽ được thiết lập. Nói cách khác khi tăng hơn nữa ở V DS tại giá trị không đổi của V GS sẽ không ảnh hưởng đến mức bão hòa của I DS cho đến khi điều kiện đánh thủng xảy ra. CẤU KIỆN ĐIỆN TỬ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG 64 Có thể lấy ví dụ như họ đặc tuyển máng cụ thể cho MOSFET kênh n như ở hình 3.8a ở trên, với V GS = 5V, trạng thái bão hòa xảy ra tại mức V DS = 4V. Trong thực tế mức bão hòa đối với V DS liên quan với mức điện áp V GS đặt vào bằng biểu thức (3.20): V DSAT = V GS - V TN Như vậy, rõ ràng là đối với một giá trị không đổi của V TN , khi mức V GS cao hơn thì sẽ có mức bão hòa của V DS cao hơn. Khi giá trị của V GS = V TN = 1V, thì dòng máng sẽ giảm xuống 0 mA. Vì vậy, thông thường đối với các giá trị của V GS thấp hơn so với mức điện áp ngưỡng, thì dòng máng ở một MOSFET kiểu tăng cường sẽ bằng 0 mA, tức là MOSFET ở trạng thái chắc chắn ngắt. Khi mức V GS tăng lên từ giá trị V TN đến giá trị 5V, thì sẽ dẫn đến mức bão hòa của dòng I DS cũng tăng lên từ mức 0 µA lên mức 200 µA. Một đặc tuyến i-v khác, dùng để phân tích dc của MOSFET kiểu tăng cường được gọi là đặc tuyến truyền đạt [transfer characteristic] biểu diễn quan hệ giữa dòng máng theo điện áp cổng- nguồn, khi cố định điện áp máng-nguồn. Đặc tuyến truyền đạt có thể được xác định đơn giản theo phương pháp đồ thị như ở hình 3.9, trong đó đặc tuyến truyền đạt được suy ra từ đặc tuyến dòng máng, để mô tả quá trình chuyển tiếp từ mức dòng-áp này đến mức dòng-áp khác. Dòng máng bằng 0mA đối với V GS ≤ V TN và sẽ tăng lên khi V GS > V TN như được xác định bởi phương trình (3.19). Lưu ý rằng, khi xác định các điểm trên đặc tuyến truyền đạt từ đặc tuyến dòng máng, chỉ được vẽ theo các mức dòng bão hòa. Như vây, toàn bộ các quan hệ dòng-áp của transistor NMOS có thể tóm tắt như sau: Đối với tất cả các vùng ta đều có: L W CµK " oxnn = 0 i G = 0 i B = (3.23) Vùng ngắt: 0 i DS = Đối với: v GS ≤ V TN (3.24) Vùng tuyến tính: DS DS TNGSnDS v 2 v VvKi ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ −−= Đối với: v GS - V TN ≥ v DS ≥ 0 (3.25) Vùng bão hòa: () 2 TNGS n DS Vv 2 K i −= Đối với: v DS ≥ v GS - V TN ≥ 0 (3.26) f) Transistor PMOS kiểu tăng cường. Các transistor MOSFET kênh p (transistor PMOS) kiểu tăng cường có cấu tạo như ở hình 3.10, một cách chính xác là PMOS có cấu tạo bằng các vùng bán dẫn tạp ngược với transistor NMOS, nhưng nguyên lý hoạt động của PMOS về cơ bản giống như NMOS, ngoại trừ các cực tính điện áp và chiều dòng điện trên các cực của PMOS là ngược lại. Cần phải đặt điện áp âm trên cực cổng so với cực nguồn (v GS < 0 hay v SG > 0) để thu hút các lỗ trống nhằm tạo ra một lớp đảo bằng bán dẫn p trong vùng kênh. Trước hết, để có sự dẫn điện ở transistor PMOS kiểu tăng cường thì điện áp cổng-nguồn cần phải âm nhiều so với điện áp ngưỡng của PMOS, được ký CẤU KIỆN ĐIỆN TỬ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG 65 hiệu là V TP . Để giữ cho các tiếp giáp nguồn-đế và máng-đế được phân cực ngược thì v SB và v DB cũng phải thấp hơn 0. Yêu cầu này được thỏa mãn bằng cách đặt điện áp v SD ≥ 0 (v DS ≤ 0). Các đặc tuyến ra và đặc tuyến truyền đạt của PMOS kiểu tăng cường cho ở hình 3.11. Khi điện áp v GS ≥ V TP = -2V (tức là: v DS ≤ - V TP = +2V), thì transistor ngắt. Dòng máng sẽ tăng theo các giá trị dương của v GS Các biểu thức dòng máng của transistor PMOS cũng tương tự như ở NMOS, trừ chiều dòng máng là ngược lại và các giá trị của v SG , v SD và v BS bây giờ là dương. Các biểu thức quan hệ dòng-áp của transistor PMOS được tóm lược như sau: Đối với tất cả các vùng ta đều có: L W CµK " oxp p = 0 i G = 0 i B = (3.27) Vùng ngắt: 0 i SD = Đối với: v SG ≤ - V TP (v GS ≥ V TP ) (3.28) Vùng tuyến tính: SD SD TPSGpSD v 2 v VvKi ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ −+= Đối với: v SG + V TP ≥ v SD ≥ 0 (3.29) Vùng bão hòa: () 2 TPSG p SD Vv 2 K i += Đối với: v SD ≥ v SG + V TP ≥ 0 (3.30) Trong các biểu thức trên có sự khác nhau ở thông số quan trọng giữa hai loại NMOS và PMOS là K p và K n . Ở các dụng cụ PMOS, các hạt tải điện trong kênh dẫn là các lỗ trống, và dòng điện là tỷ lệ thuận với độ linh động của lỗ trống µ p . Độ linh động điển hình của lỗ trống chỉ bằng 40% độ linh động của điện tử, vì vậy đối với các điều kiện điện áp đã cho, thì dụng cụ PMOS sẽ chỉ dẫn điện bằng 40% dòng điện của dụng cụ NMOS. g) Điện dung trong các transistor MOSFET. Trong tất cả các dụng cụ bán dẫn đều có điện dung nội, các điện dung này sẽ hạn chế dụng cụ làm việc ở tấn số cao. Trong các ứng dụng ở mạch số, các điện dung này làm cho tốc độ chuyển mạch của mạch giảm nhiều, các điện dung cũng sẽ hạn chế về mặt tần số mà mạch khuyếch đại đáng l ẽ có thể nhận được.  Các điện dung của transistor NMOS hoạt động ở chế độ tuyến tính. Hình (a) chỉ rõ các điện dung khác nhau liên quan với MOSFET làm việc ở chế độ tuyến tính, mà trong đó có một kênh dẫn kết nối hai vùng nguồn và máng. Giá trị của điện dung cổng-kênh dẫn là: WLCC " oxGC = (3.31) Ở chế độ tuyến tính, C GC được phân chia CẤU KIỆN ĐIỆN TỬ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG 66 thành hai phần như nhau: điện dung cổng-nguồn C GS và điện dung cổng-máng C GD , mỗi điện dung bao gồm một nửa giá trị điện dung cổng-kênh cộng với giá trị điện dung chồng lấn giữa vùng cổng-nguồn hay vùng cổng-máng. Điện dung chồng lấn [overlap capacitance] ' OL C thường được quy định như điện dung của lớp ô xít trên một đơn vị độ rộng kênh dẫn. Các giá trị điện dung không tuyến tính của tiếp giáp pn được rút ra bởi các điện dung nguồn-đế và máng-đế, C SB và C DB tùy vào chế độ làm việc của transistor NMOSFET.  Các điện dung của transistor NMOS hoạt động ở chế độ bão hòa. Khi MOSFET làm việc ở chế độ bão hòa, hình (b), môt phần kênh dẫn sẽ biến mất khi điện áp máng-nguồn vượt qua điểm thắt kênh. Lúc này, giá trị của các điện dung cổng-kênh và máng-kênh sẽ là: () WLCWCC " OX 3 2 ' OLGS += và WCC ' OLGD = (3.32)  Các điện dung của transistor NMOS hoạt động ở chế độ ngắt. Ở chế độ ngắt, vùng cổng-kênh dẫn là không tồn tại. Các giá trị của C GS và C DS chỉ bao gồm điện dung chồng lấn. WCC ' OLGS = và WCC ' OLGD = (3.33) Ngoài ra, còn có một điện dung nhỏ C GB xuất hiện giữa cực cổng và cực đế như hình (c). Từ các biểu thức trên, rõ ràng là các điện dung của MOSFET phụ thuộc vào chế độ làm việc của transistor và là một hàm phi tuyến theo điện áp đặt vào các cực của MOSFET. Các điện dung này sẽ được xem xét trong các mạch số và tương tự. h) Các thông số của một NMOS kiểu tăng cường. Hình 3.12 là trang các thông số kỹ thuật của một MOSFET kiểu tăng cường kênh n, mang số hiệu 2N 4531 của hãng Motorola (Mỹ); dạng vỏ và nhận biết các chân, được cho ở hình nhỏ bên cạnh các thông số làm việc cực đại, dòng máng lớn nhất là 30 mA dc. Mức dòng I DSS ở trạng thái “ngắt” [off] là 10nA (ở điều kiện đo là V DS = 10V và V GS = 0V) để có thể so sánh với dải miliampere đối với MOSFET kiểu nghèo và JFET (xét sau). CẤU KIỆN ĐIỆN TỬ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG 67 Điện áp ngưỡng được cho bởi ký hiệu V GS(Th) và thường có giá trị trong khoảng từ 1V đến 5V, tùy thuộc vào từng MOSFET cụ thể. Với mức dòng điển hình I D(on) (trong trường hợp này là 3mA, ≡ mức dòng dẫn bão hòa) được quy định tại một mức cụ thể của V GS(Th) ( ở đây là 10V), nên ta có thể xác định được thông số K n theo (3.26). Nói cách khác, khi V GS = 10V, I D = 3mA, thì với các giá trị đã cho của V GS(Th) , I D(on) , và V GS(on) sẽ cho phép xác định K n từ biểu thức (3.26) và sẽ tính được các giá trị các điểm tương ứng trên đặc tuyến truyền đạt. Ví dụ 3.1: Sử dụng các dữ liệu đã cho ở trang số liệu kỹ thuật hình 3.12 và điện áp ngưỡng trung bình V GS(on) = 3V, hãy xác định: (a) Giá trị độ hỗ dẫn K n của MOSFET ?. (b) Đặc tuyến truyền đạt của MOSFET ?. Giải: (a) Từ phương trình (3.26), ta có: () () 2 3 22 )Th(GT)on(GS )on(D n 1 ,0V/A 49 10x6 V3V10 mA3x2 VV I 2 K − == − = − = (b) Thay các giá trị đã được xác định vào phương trình (3.26),ta có: CẤU KIỆN ĐIỆN TỬ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG 68 () () 2 GS 3 2 TNGS n D V3V10x061,0VV 2 K i −=−= − Với V GS = 5V, thì: I D = 0,244 mA. Với V GS = 8; 10; 12; và 14V, I D sẽ là 1,525; 3 (đã được xác định ở trang số liệu); 4,94; và 7,38mA tương ứng. Đặc tuyến truyền đạt được vẽ như ở hình 3.13. 3.3 MOSFET KIỂU NGHÈO. a) MOSFET kiểu nghèo kênh- n. Như đã xét ở phần đầu của chương, ngoài MOSFET kiểu tăng cường còn có MOSFET kiểu nghèo [Depletion-type MOSFET hay có thể gọi tắt là DE MOS]. Đối với cấu tạo của NMOS kiểu nghèo hay kênh có sẵn (đã được thảo luận ở phần 3.1), khi điện áp cổng-nguồn bằng 0V (bằng cách nối tắt cực nguồn với cực cổng) và đặt trên hai cực máng và nguồn một điện áp V DS > 0V, thì điện áp dương tại cực máng sẽ thu hút các điện tử tự do trong kênh dẫn n, tức là có dòng điện chảy qua kênh dẫn. Trong thực tế, dòng tạo thành khi V GS = 0V thường được gọi là I DSS như mô tả ở đặc tuyến hình 3.14. Khi thiết lập trên cực cổng một điện áp âm, chẳng hạn V 1 V GS −= , thì điện thế âm tại cổng sẽ có khuynh hướng đẩy các điện tử về phía đế bán dẫn tạp-p (đẩy các điện tích cùng dấu) và thu hút các lỗ trống từ đế bán dẫn p (kéo các điện tích ngược dấu) như ở hình 3.15. Tùy thuộc vào giá trị của điện áp phân cực âm được thiết lập bởi V GS mà mức độ tái hợp giữa điện tử và lỗ trống sẽ xảy ra và như vậy sẽ làm giảm số lượng các điện tử tự do trong kênh dẫn n cần cho sự dẫn điện. Điện áp phân cực âm lớn hơn, thì tỷ lệ tái hợp sẽ cao hơn. Mức dòng máng tạo thành vì vậy sẽ giảm xuống khi tăng điện áp phân cực âm cho V GS như đặc tuyến truyền đạt ở hình 3.14. Chẳng hạn như khi: V GS = - 1V; - 2V; . . . . ; cho đến mức thắt là: - 6V, thì mức dòng máng trên đặc tuyến sẽ giảm dần về 0mA (ngắt). Đối với các giá trị của V GS dương, thì điện áp dương tại cổng sẽ kéo thêm các điện tử (các hạt tải điện tự do) từ đế bán dẫn-p nhờ có dòng rò ngược và sự phát sinh các hạt tải điện mới thông qua sự va chạm tạo thành giữa các hạt tích điện khi được gia tốc. Khi điện áp cổng-nguồn tiếp tục tăng lên theo chiều dương, thì dòng máng sẽ tăng lên theo tốc độ rất nhanh (hình 3.14). Khoảng cách theo chiều dọc giữa hai giá trị V GS = 0V và V GS = +1V của đặc tuyến truyền đạt chỉ rõ mức dòng tăng lên nhiều khi thay đỗi V GS trong khoảng 1V. Vì sự tăng dòng máng rất nhanh, nên khi sử dụng DMOS, cần phải tránh cho DMOS làm việc có dòng máng lớn nhất, vì dòng máng có thể vượt quá với một điện áp cổng dương., ví dụ như đối với DMOS cho ở hình 3.14, khi đặt một điện áp V GS = +4V sẽ cho dòng máng là 22,2mA, có khả năng vượt quá các thông số làm việc lớn nhất (dòng hoặc công suất) của dụng cụ. Như vậy, việc áp dụng điện áp cổng-nguồn dương, đã “tăng cường” mức độ các hạt tải điện tự do trong kênh dẫn lên nhiều so với mức hạt tải điện tự do tại V GS = 0V. Vì lý do này mà vùng tương ứng với các điện áp cổng dương trên các đặc tuyến dòng máng và truyền đạt thường được xem như vùng tăng cường, còn vùng tương ứng giữa mức dòng ngắt (I DS = 0) và mức dòng bão hòa (I DS = I DSS ) được coi như vùng nghèo. Quan hệ dòng-áp ở MOSFET kiểu nghèo tương tự như MOSFET kiểu tăng cường. Giá trị điện áp V TN (còn được gọi là điện áp thắt [pinch-off voltage] V P ) tương ứng với dòng máng bằng 0, kênh dẫn hoàn toàn biến mất hay nói cách khác là kênh dẫn bị thắt hoàn toàn. Giá trị I DSS là mức [...]... chính là điện trở của JFET giữa máng và nguồn khi vDS < VP là một hàm số của điện áp VGS Khi vGS càng âm thì độ dốc của đặc tuyến càng nằm ngang tương ứng với mức điện trở tăng lên Giá trị điện trở đó được tính theo điện áp vGS đặt vào theo biểu thức sau: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 76 rD = r0 (3 .43 ) (1 − VGS / VP )2 trong đó: r0 là giá trị điện trở... như sau: JFET kênh-n iG ≈ 0 Khi vGS ≤ 0 (VP < 0) (3 .44 ) Vùng ngắt: i DS = 0 Điều kiện vGS ≤ VP (3 .45 ) Vùng tuyến tính: v ⎞ 2I ⎛ i DS = DSS ⎜ vGS − VP − DS ⎟ v DS Điều kiện vGS − VP ≥ v DS ≥ 0 (3 .46 ) 2 2 ⎠ VP ⎝ Vùng bão hòa: JFET kênh-p Vùng ngắt: ⎛ v i DS = I DSS ⎜ 1 − GS ⎜ VP ⎝ iG ≈ 0 BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT ⎞ ⎟ ⎟ ⎠ 2 Điều kiện v DS ≥ vGS − VP ≥ 0 Khi vSG ≤ 0 (VP > 0) (3 .47 ) (3 .48 ) CHƯƠNG 3: TRANSISTOR... Lúc này, điện trở của vùng kênh sẽ trở nên vô cùng lớn Nếu tăng vGS âm hơn nữa, về thực chất không ảnh hưởng đến bản chất bên trong của JFET ở hình 3.20c, nhưng vGS phải không được vượt quá điện áp đánh thủng Ζener của tiếp giáp cổng-kênh BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 74 b) Trạng thái kênh dẫn của JFET khi có điện áp cung cấp vào cực máng-nguồn Khi... đầu với các biểu thức i-v cho vùng bão hòa của MOSFET, mà trong đó điện áp ngưỡng VTN sẽ được thay thế bằng điện áp thắt VP, ta có: i DS BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT K K v 2⎛ 2 = n (vGS − VP ) = n (− VP ) ⎜ 1 − GS ⎜ 2 2 VP ⎝ ⎞ ⎟ ⎟ ⎠ 2 (3.39) CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 75 2 ⎛ v ⎞ i DS = I DSS ⎜ 1 − GS ⎟ hoặc có thể viết: Đối với: vDS ≥ vGS - VP ≥ 0 (3 .40 ) ⎜ VP ⎟ ⎠ ⎝ trong đó... giá trị dư ng như đã được chỉ rõ trên đặc tuyến (vì chiều dòng điện đã được xác định là ngược lại) Để đơn giản cho việc vẽ đặc tuyến ở góc phần tư thứ nhất, ta có thể hiểu các giá trị của áp và dòng là: - VDS = VSD và - IDS = ISD tức cũng chính là dòng ID như đã được quy ước BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 70 Đặc tuyến truyền đạt của DE MOS kênh-p có... với VGS = 0V và rD là giá trị điện trở tại một mức cụ thể của VGS Đối với một JFET kênh-n có r0 bằng 10kΩ (VGS = 0V, VP = - 6V), biểu thức (3 .43 ) sẽ cho rD = 40 kΩ tại giá trị VGS = - 3V e) JFET kênh-p JFET kênh-p được chế tạo bằng cách đảo lại các cực tính của các vùng bán dẫn tạp n và p ở hình 3.19, như được mô tả trong hình 3. 24 Cũng như đối với PMOSFET, chiều dòng điện trong kênh dẫn là ngược với... bảo diode cổng-kênh luôn luôn được phân cực ngược Điều này không liên quan đối với MOSFET Các điện dung cổng-nguồn và cổng-máng của JFET được xác định bởi điện dung vùng nghèo của các tiếp giáp pn phân cực ngược, tức là phụ thuộc vào điện áp phân cực ngược như đã được xét ở phần điện dung tiếp giáp pn phân cực ngược ở chương II Các phương trình mô tả quan hệ dòng-áp của JFET kênh-n và kênh-p được tóm... = 10mA Tại giá trị VGS = VP = - 4V, thì ID = 0 Với VGS = VP/2 = -4 V/2 = -2 V, ID = IDSS /4 = 2,5mA và tại giá trị ID = IDSS /2, ta có VGS = 0,3VP = - 1,2V Trước khi vẽ vùng ứng với VGS dư ng, ta hãy nhớ rằng ID tăng rất nhanh theo các giá trị dư ng của VGS, nên ở đây ta sẽ thử chọn VGS = +1V, ta có: I DSS = 2 ⎛ V ⎞ + 1V ⎞ ⎛ I D = I DSS ⎜ 1 − GS ⎟ = 10 mA⎜ 1 − ⎟ ⎜ ⎟ VP ⎠ − 4V ⎠ ⎝ ⎝ = 10 x 1,5625 mA = 15... một điện trở BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 78 Hình 3.26 là mạch tương đương của FET Trong đó, lối vào ở cực cổng là mạch hở, còn lối ra được tượng trưng bởi một nguồn dòng có giá trị phụ thuộc điện áp vào VGS, mắc song song với điện trở ra Ro Để sử dụng mạch tương đương, ta cần phải xác định quan hệ giữa dòng điện được tạo bởi nguồn phát dòng và điện. .. nguồn Điện trở vùng kênh dẫn sẽ được điều khiển bằng sự thay đổi độ rộng vật lý của kênh thông qua sự điều biến của vùng nghèo bao quanh các tiếp giáp pn giữa cổng và kênh dẫn Ở vùng tuyến tính, JFET có thể xem đơn giản như một điện trở được điều khiển bằng điện áp mà điện trở kênh dẫn của nó được xác định bởi: ρ L RCH = (3.37) tW Trong đó: ρ - là điện trở suất của vùng kênh; L - là độ dài kênh; W - là . nhau: điện dung cổng-nguồn C GS và điện dung cổng-máng C GD , mỗi điện dung bao gồm một nửa giá trị điện dung cổng-kênh cộng với giá trị điện dung chồng lấn giữa vùng cổng-nguồn hay vùng cổng-máng hết, để có sự dẫn điện ở transistor PMOS kiểu tăng cường thì điện áp cổng-nguồn cần phải âm nhiều so với điện áp ngưỡng của PMOS, được ký CẤU KIỆN ĐIỆN TỬ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3:. giảm xuống từ -6 V xuống -3 V, và điện áp cổng sẽ trở nên dư ng thấp hơn so với máng. Sự giảm xuống ở điện áp cổng-máng sẽ dẫn đến làm giảm lực hấp dẫn các hạt tải điện tự do (các điện tử) ngay tại