Đang tải... (xem toàn văn)
THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ Trong kỹ thuật thiết kế mạch điện tử, vấn đề tương thích điện từ được đặc biệt chú trọng nhằm đảm bảo cho các phần tử mạch hoạt động đúng, hạn chế sự giao thoa gây suy giảm, sai lệch tín hiệu.
MỤC LỤC MỞ ĐẦU 2 Chƣơng 1 – TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ 2 1.1 Đặc tính tín hiệu xung 2 1.2 Nguồn cung cấp 5 1.3 Sự truyền xung nhịp 6 1.4 Đóng gói vi mạch số 7 Chƣơng 2 – THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ 8 2.1 Phát xạ từ mạch số 8 2.1.1 Differential mode (kiểu sai phân) 8 2.1.2 Common mode (kiểu đồng nhất) 8 2.1.3 Antenna mode (kiểu phát ăng ten) 9 2.2 Các kỹ thuật thiết kế hạn chế phát xạ điện từ 9 2.2.1 Cách ly mạch số 9 2.2.2 Bộ tản nhiệt đất 11 Chƣơng 3 – THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ 13 3.1 Các đƣờng giao thoa điện từ 13 3.2 Bộ định thời Watchdog 15 3.3 Kỹ thuật phần mềm hỗ trợ phần cứng 16 KẾT LUẬN 17 KỸ THUẬT THIẾT KẾ MẠCH SỐ ĐẢM BẢO TÍNH TƢƠNG THÍCH ĐIỆN TỪ MỞ ĐẦU Trong kỹ thuật thiết kế mạch điện tử, vấn đề tƣơng thích điện từ đƣợc đặc biệt chú trọng nhằm đảm bảo cho các phần tử mạch hoạt động đúng, hạn chế sự giao thoa gây suy giảm, sai lệch tín hiệu. Đặc biệt trong các mạch điện tử số là nơi phát sinh ra nhiễu điện từ rất lớn. Tín hiệu lan truyền chủ yếu trong mạch và tại các chân vi mạch là song vuông tần số cao, theo phép biến đổi Fourier, là tín hiệu tổ hợp của nhiều thành phần tần số khác sau và đƣợc phân bố khắp nơi trong hệ thống, nên khả năng gây nhiễu điện từ là rất lớn. Nội dung của tiểu luận này sẽ tập trung nghiên cứu hoạt động của mạch điện tử số, đặc biệt là các vi mạch tích hợp, nhằm đƣa ra các giải pháp thiết kế để hạn chế các phần tử mạch phát xạ điện từ, và miễn nhiễm điện từ giữa các phần tử với nhau, qua đó đảm bảo tính tƣơng thích điện từ cho cả hệ thống. Chương 1 – TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ Chƣơng này sẽ trình bày tổng quan về đặc tính xung vuông và giản đồ xung hoạt động của các vi mạch số. Các nguồn có thể phát sinh sóng RF gây giao thoa điện từ. Ảnh hƣởng của tần số xung nhịp hoạt động và kỹ thuật đóng gói của vi mạch với phát sinh nhiễu điện từ. 1.1 Đặc tính tín hiệu xung Khi chọn các linh kiện điện tử số cho từng ứng dụng, những ngƣời thiết kế thƣờng chỉ quan tâm vào ứng dụng và tốc độ của linh kiện, trên cơ sở lựa chọn về thời gian trễ lan truyền nội của các cổng logic thông qua tài liệu kỹ thuật của nhà sản xuất, mà ít quan tâm đến thời gian cạnh lên và xuống của tín hiệu xung. Khi tốc độ hoạt động của các vi mạch tăng (tín hiệu lan truyền nhanh hơn) thì cũng làm tăng dòng điện ghép (kiểu DM: kiểu so lệch) gây nhiễu xuyên giữa các tín hiệu. Tốc độ hoạt động có quan hệ nghịch với giao thoa điện từ (EMI), các họ logic có thời gian chuyển mạch ngắn (tần số xung nhịp cao) thƣờng sinh ra EMI lớn. Vì vậy các họ logic có tốc độ chậm đƣợc chọn để thỏa mãn yêu cầu về EMI. Hình 1.1 sẽ mô tả giản đồ xung với mối quan hệ giữa thời gian sƣờn xung và thời gian lan truyền tín hiệu trên đƣờng truyền. Hình 1.1: Tốc độ chuyển mạch so với thời gian trễ lan truyền Qua đó cho thấy tốc độ hoạt động là quan trọng khi thời gian chuyển mạch (cạnh lên và xuống) là đủ nhanh, nghĩa là sự thay đổi trạng thái tín hiệu xảy ra với thời gian nhỏ hơn thời gian cho phép nó duy trì trên đƣờng mạch in (hoặc đƣờng dây). Và thời gian chuyển mạch là điểm quan trọng hơn so với tần số xung nhịp trong việc xem xét vấn đề tƣơng thích điện từ. Các họ logic khác nhau (CMOS, TTL, ECL,…) sẽ mang những đặc điểm khác nhau về công suất vào, kiểu đóng gói, mức điện áp, và thời gian chuyển mạch. Đặc điểm quan trọng của các linh kiện logic là giản đồ xung nội của các cổng. Bên cạnh đó, một thông số đặc biệt quan trọng mà thƣờng không đƣợc chỉ rõ bởi nhà sản xuất, đó là công suất “đỉnh” làm tăng sự xâm nhập dòng vào tại chân nguồn của vi mạch. Nguyên nhân gây ra bởi sự tăng dòng điện ghép, quá nhiệt linh kiện, hoặc sự thay đổi tải… Các dòng này với nhiều mức khác nhau sẽ ảnh hƣởng đến dòng tín hiệu trên đƣờng truyền. Nhƣ vậy, để đảm bảo tín hiệu trên đƣờng truyền, giảm nhiễu giao thoa điện từ EMI, thì các họ logic có tốc độ chậm sẽ đƣợc lựa chọn (ví dụ họ logic TTL: dòng 74LS), khi đó sẽ ít quan tâm đến việc thực hiện mạch in và vấn đề ảnh hƣởng bởi công suất đỉnh. Tuy nhiên, các sản phẩm công nghệ cao, tốc độ cao ngày nay có thời gian chuyển trạng thái vào khoảng 1.5 -5 ns, ví dụ nhƣ 74ACT, 74F và 74HCT. Và các vi mạch thỏa mãn phát xạ điện từ nhỏ sẽ đƣợc lựa chọn trong các ứng dụng. Một điều chú ý trong việc lựa chọn các họ logic phù hợp, là không sử dụng các linh kiện có tốc độ cao hơn so với yêu cầu thực sự. Nếu yêu cầu các họ logic có tốc độ cao, ngƣời thiết kế phải chú ý đến việc ghép nối linh kiện, thực hiện mạch in và xử lý tín hiệu xung nhịp. Tốc độ chuyển mạch tăng làm tăng dòng điện ghép, nhiễu xuyên, và phản hồi tín hiệu. Tuy nhiên những vấn đề này là độc lập với thời gian lan truyền của tín hiệu, bởi vì các linh kiện có tốc độ chuyển mạch cao hơn so với thời gian lan truyền tín hiệu (thời gian tồn tại xung trên đƣờng truyền). Các nhà sản xuất khác nhau sẽ có các linh kiện với các tốc độ chuyển mạch khác nhau. Mỗi sản phẩm đƣợc ra đời sẽ có các thông số về thời gian chuyển mạch (lớn nhất và trung bình) của tín hiệu xung nhịp và tại các chân ngoại vi I/O và đặc tính EMI của các họ logic khác nhau nhƣ đƣợc mô tả ở bảng 1.1. Bảng 1.1 Thông số các họ logic Viêc lựa chọn các họ logic có tốc độ thấp đƣợc chỉ rõ ở mối quan hệ giữa miền thời gian và miền tần số. Phân tích Fourier của tín hiệu tại sƣờn từ miền thời gian sẽ thu đƣợc một băng thông phổ năng lƣợng RF là cao hơn với các họ logic có tốc độ càng cao. Ngoài ra còn có các đặc tính đƣợc lựa chọn đối với các họ logic khác nhau nhƣ ở bảng 1.2. Ở đây quan tâm đến trở kháng đầu ra của các chân ngoại vi, R o , là thành phần giới hạn dòng đầu ra. Điều này sẽ quyết định khả năng cấp dòng tối đa cho tải, tƣơng đƣơng với sự cộng hƣởng ở một tần số cụ thể. Thâm chí khi đầu ra ngắn mạch (tại thời điểm chuyển đổi trạng thái) cũng không thể sinh ra dòng điện lớn hơn V/R o . Bảng 1.2 Lựa chọn các đặc tính của các họ logic 1.2 Nguồn cung cấp Nguồn cấp điện chuyển tải dòng điện vào chân nguồn của linh kiện logic là thành phần chính sinh ra nhiễu trên bảng mạch, hoặc là trên đƣờng nguồn hoặc là trên nền đất (điện áp tham chiếu 0V). Sự chuyển tải dòng điện là nguồn chính sinh ra dòng so lệch, vì thế phát sinh năng lƣợng vô tuyến RF. Ví dụ ở bảng 1.1 tại thời gian chuyển mạch, với các linh kiện có tốc độ chuyển mạch cao, làm phát sinh nhiễu điện từ lớn. Giao thoa điện từ EMI tăng tỷ lệ thuận với tần số xung nhịp (tỷ lệ với f với EMI dẫn, nhiễu xuyên và tỷ lệ với f 2 với phát xạ điện từ). Nguồn cung cấp chuyển tải một dòng điện khá lớn trong quá trình chuyển mạch. Dòng này không có quan hệ với dòng điện tạo mức “1” hoặc “0” ở đầu ra cồng logic. Trong các linh kiện công nghệ TTL và CMOS, sự tăng dòng đƣợc sinh ra bởi sự xếp chồng dòng dẫn của các transistor điều khiển đầu ra. Trong thời gian xảy ra chuyển mạch giữa mức cao “1” và mức thấp “0”, cả hai transistor đều ở chế độ dẫn bão hòa, có một dòng điện ngắn mạch chuyển dịch giữa nguồn và đất. Dòng điện này lớn có thể đánh thủng transistor. Vì vậy cần thiết phải có một điện trở hạn dòng để bảo vệ ngắn mạch chống phá hủy transistor. Để hạn chế dòng ngắn mạch đầu ra, nhà sản xuất bổ sung một diode Schottky để tránh transistor đầu ra rơi vào vùng bão hòa. Một kỹ thuật khác là thay đổi tốc độ chuyển mạch đầu ra bằng việc thay thế transistor lớn bằng các transistor nhỏ hơn. Điện áp RF và điện dung ký sinh có thể tồn tại trong suốt thời gian chuyển đổi mức cao và thấp. Dòng điện cần để chuyển đổi trạng thái logic từ thấp lên cao hoặc từ cao xuống thấp lớn hơn nhiều so với dòng tĩnh. Dòng tải đƣợc tính theo công thức: Với C là điện dung tổng của tải kết hợp với điện dung đƣờng mạch với đất. Với các bảng mạch in 1 lớp, C là 0.1 đến 0.3 pF/cm. Với bảng mạch nhiều lớp, C là 0.3 đến 2pF/cm, và điện dung đầu vào đƣợc chỉ ra ở bảng 1.2. Ví dụ, nếu điện áp nguồn cung cấp là 3.5V, thời gian chuyển mạch là 2ns, với chiều dài đƣờng mạch là 7 cm trên bảng mạch 1 lớp, với cổng 5 đầu ra, thì dòng điện cung cấp ra tải là: Một vấn đề quan tâm khác đến việc phát xạ điện từ EMI là do sự khác nhau của các linh kiện tích cực giữa các nhà sản xuất khác nhau. Mặt dù linh kiện số với hình dạng, kích thƣớc, và chức năng tƣơng tự nhau, nhƣng sự khác nhau ở đặc tính thiết kế. Không phải tất cả các nhà sản xuất đều thiết kế theo cùng một cách, và linh kiện đƣợc thiết kế khác nhau sẽ đƣợc giả định là cùng chức năng và khả năng tƣơng thích điện từ, đặc biệt các mô hình đƣợc sử dụng cho mục đích mô phỏng. 1.3 Sự truyền xung nhịp Với các sản phẩm công nghệ ngày càng cao thì càng yêu cầu tốc độ xung nhịp ngày càng tăng. Độ lệch xung đƣợc tính là thời gian chênh lệch khi chuyển đổi tín hiệu xung từ đầu vào đến đầu ra, là yếu tố quan trọng để giới hạn tốc độ xung nhịp. Việc giảm độ lệch xung của hệ thống sẽ cải thiện hiệu suất hoạt động mà ko cần phải dựa vào tốc độ xung nhịp của cổng logic, ví dụ nhƣ các vi mạch ECL hoặc GaAs. Độ trễ lan truyền của ngoại vi không tỷ lệ với tần số làm việc. Khi chu kỳ xung nhịp giảm thì có ít thời gian để thực hiện chức năng cụ thể với nhiều cổng logic đƣợc kích khởi. Đây thƣờng là nhiệm vụ khó khăn. Lựa chọn khả thi là sử dụng các nguồn xung nhịp đặc biệt để hạn chế các nguồn xung không chắc chắn. Hình 1.2 biểu diễn sự lệch xung giữa tín hiệu vào và ra. Hình 1.2: Độ lệch xung 1.4 Đóng gói vi mạch số Vấn đề quan tâm đƣợc đƣa ra là việc đặt vị trí các linh kiện trong bảng mạch với các đƣờng mạch in kết nối giữa chúng, cấu trúc bus, và các tụ ghép. Một thông số mà thƣờng ko đƣợc quan tâm bởi các nhà thiết kế mạch là cách linh kiện số đƣợc đóng gói (lớp đế bảo vệ là silic, nhựa hay là gốm). Các kỹ sƣ thiết kế thƣờng mặc định rằng thiết bị đƣợc lựa chọn chỉ theo chức năng và giá thành. Trong thực tế, kỹ thuật đóng gói vi mạch ảnh hƣởng lớn đến việc gây ra nhiều hay ít các dòng RF. Cảm kháng ứng với các đầu ngoại vi của các phần tử thƣờng tạo ra các vấn đề, trong đó đƣợc quan tâm nhất là cảm kháng do độ dài đƣờng dây. Cảm kháng này cho phép các hoạt động bất thƣờng xảy ra. Vấn đề quan tâm là vùng nối đất và việc phát sinh các vòng lặp. Các đƣờng nối đất đƣa đến sự ổn định, các vòng lặp có thể gây phát xạ sóng RF dựa trên kích thƣớc vật lý tồn tại giữa nguồn và tải, nhƣ đƣợc minh họa ở hình 1.3. Hình 1.3: Vòng lặp giữa các thành phần mạch Xét về cảm kháng đƣờng dây thì kiểu đóng góp theo chuẩn TTL Dual-in-line (DIP) là hạn chế nhất bởi việc bố trí các chân nguồn và đất ở hƣớng đối diện nhau. Hình 1.4: Kiểu đóng gói DIP với vòng lặp phát sinh RF Chương 2 – THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ Trong chƣơng sẽ trình bày các kiểu ghép nối giữa các phần tử mạch số. Việc đƣa ra các nguyên nhận gây phát xạ điện từ mạch số sẽ có các kỹ thuật thiết kế tƣơng ứng để hạn chế: gồm các kỹ thuật ghép nối phần tử, ghép nối tƣơng thích nguồn cung cấp, tản nhiệt ghép nối đất…) 2.1 Phát xạ từ mạch số Các kiểu ghép nối giữa các phần tử mạch số, đƣợc phân biệt bởi chiều của dòng điện liên kết giữa các phần tử. 2.1.1 Differential mode (kiểu sai phân) Quan tâm đến hai đặc điểm của việc kết nối các thành phần bởi cáp. Cáp truyền tỉa dòng tín hiệu theo kiểu sai phân (truyền đi và dẫn về) trên hai đƣờng dây đặt gần nhau. Một vùng phát xạ đƣợc ghép với hệ thống và giao thoa kiểu sai phân giữa hai đƣờng dây, tƣơng tự dòng điện sai phân sẽ dẫn trong vùng phát xạ. Mặt tham chiếu đất không kết nối với thành phần nào. Hình 2.1: Ghép kiểu sai phân 2.1.2 Common mode (kiểu đồng nhất) Đƣờng dây cáp còn mang dòng điện theo kiểu đồng nhất, nghĩa là các đƣờng truyền theo cùng một hƣớng trên các dây cáp. Chúng có thể đƣợc tạo ra bởi sự ghép các thành phần ngoài với vòng lặp đƣợc hình thành bởi cáp, mặt phẳng đất và trở kháng nối giữa linh kiện với đất, và có thể sinh ra dòng sai phân mà các thành phần này nhạy cảm. Ngoài ra chúng còn tạo ra bởi điện áp nhiễu giữa điểm tham chiếu đất và các cáp nối, làm phát sinh phát xạ điện từ. Hình 2.2: Ghép kiểu đồng nhất 2.1.3 Antenna mode (kiểu phát ăng ten) Dòng điện theo kiểu phát ăng ten đƣợc dẫn cùng hƣớng trong đƣờng cáp và mặt tham chiếu đất. Chúng không phát sinh do nhiễu nội nhƣng sẽ có mặt trong toàn hệ thống, bao gồm cả mặt phẳng đất, tiếp xúc với trƣờng bên ngoài. Hình 2.2: Kiểu phát ăng ten 2.2 Các kỹ thuật thiết kế hạn chế phát xạ điện từ 2.2.1 Cách ly mạch số Không có vấn đề gì về chất lƣợng mối nối với nguồn và đất, ở đây đƣa ra một trở kháng mà sẽ sinh ra nhiễu chuyển mạch từ dòng chuyển mạch từ chân nguồn Vcc, nhƣ ở hình dƣới. Hình 2.3: Các vị trí ghép tụ Mục đích của việc ghép các tụ giữa chân Vcc và chân đất nhằm duy trì một trở kháng động từ các chân nguồn riêng lẻ xuống đất. Việc này sẽ làm giảm tối đa sự sụt áp khi có sự thay đổi lớn và nhanh của dòng chuyển mạch, và quan trọng hơn là tối thiểu kích thƣớc đƣờng dẫn mang dòng thay đổi nhanh, di/dt cao. Vị trí đặt là rất quan trọng, các tụ điện đƣợc đặt gần với mạch mà nó thực hiện việc ghép. “Gần” ở đây là nhỏ hơn ½ inch cho các cổng tốc độ cao AS-TTL, AC hoặc ECL, đặc biệt các linh kiện có dòng cao nhƣ các bus tín hiệu, nếu tất cả các đầu ra của bộ đệm 8 đƣờng là dòng cao và trạng thái thay đổi từ #FFH xuống #00H hoặc ngƣợc lại, dòng xung có thể vƣợt quá 1 ampe qua chân nguồn. Cho các linh kiện dòng thấp nhƣ họ CMOS 4000B yêu cầu thoải mái hơn, nhƣng một linh kiện ASIC điển hình hoặc FPGA ở tốc độ hàng trăm MHz cần một tụ tiếp giáp tại mỗi chân chip, thuận tiện nhất là gắn ở phía đối diện của bảng mạch in dƣới chân chip. Ngoài các tụ ghép đƣợc sử dụng riêng cho việc cách ly nguồn và đất, trong các thiết kế mạch đa lớp hiệu suất cao, thì vị trí của các tụ đƣợc đặt tại các chân giao tiếp ngoại vi của các vi mạch nhƣ hình 2.4. Khi xảy ra hoạt động chuyển mạch tại các chân này, theo biến đổi Fourier đã phân tích ở trên, thì sẽ xuất hiện các tín hiệu tần số cao, băng thông rộng. Vì vậy, tụ điện sẽ kết hợp với điện cảm đƣờng dây dẫn nhƣ một mạch lọc trở kháng thấp để giảm thiểu sự phát xạ tần số cao. Hình 2.4: Tụ ghép đầu ra ngoại vi Để đảm bảo mỗi mối ghép sẽ tạo ra một trở kháng thấp đặc biệt cho các tín hiệu cao tần thì kích thƣờng của các mặt có quan hệ quan trọng với bƣớc song. Vì thông thƣờng hoạt động trong vùng vài trăm MHz cho các loại bảng mạch, các tụ điện hoạt [...]... tử số, đặc biệt là các đặc tính xung của các vi mạch, nơi xử lý trung tâm và chịu ảnh hƣởng lớn bởi các nguồn nhiễu điện từ Trong tiểu luận trình bày các kiểu ghép giữa các phần tử mạch số trên cơ sở chiều dòng điện sinh ra trên các đƣờng mạch và các thiết kế tƣơng ứng đảm bảo tƣơng thích điện từ Các nguồn giao thoa điện từ chủ yếu liên quan tới mạch điện tử số gồm phát xạ điện từ và hấp thụ điện từ. .. mỗi kết nối việc cần thiết phải đặt hai cặp điện dung song song, xen kẽ giữa các điểm nối đất: 0.1 với 0.001 và 0.01 với 100 Phổ phát xạ RF từ các vi mạch RISC thƣờng vƣợt quá 1 GHz Các vi mạch RISC và VLSI thƣờng yêu cầu nhiều điểm nối đất xung quanh bốn góc hơn so với các linh kiện khác, kết hợp với thiết bị tản nhiệt nối đất để hạn chế phổ phát xạ nhiễu điện từ EMI Chương 3 – THIẾT KẾ MẠCH SỐ MIỄN... chế sự ảnh hƣởng điện từ từ các phần tử bên ngoài lên các vi mạch số 3.1 Các đường giao thoa điện từ Hầu hết các can thiệp điện từ trong các mạch số đều tham chiếu về điện thế đất, cho dù đó là kiểu đồng nhất RF hay là quá độ tín hiệu, và gây ảnh hƣởng đến các nút nhạy nhiễu Điều này xảy ra do có một trở kháng cao khi chuyển từ kiểu đồng nhất sang kiểu sai phân do việc bố trí đƣờng mạch in Giao thoa... các giao thoa tín hiệu Một mạch số điển hình thƣờng bao gồm các khối mạch: nguồn cấp điện, giao tiếp điều khiển, bảng mạch xử lý, các kết nối bên trong và bên ngoài có thể hoạt động ở tần số cao ở trƣờng hợp quá độ nhƣ bố trí trong hình vẽ 3.1 Hình 3.1: Cấu trúc mạch số tần số cao: quá độ Tại các đƣờng mạch tham chiếu đất 0V sẽ xuất hiện mạng lớn các điện cảm kết hợp với các điện dung của đƣờng dây Nếu... từ EMI Chương 3 – THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ Chƣơng này sẽ trình bày các đƣờng giao thoa điện từ trong mạch số Kỹ thuật ghép nối các phần tử với nhau, đảm bảo tƣơng thích và toàn vẹn tín hiệu Ngoài ra còn có một số kỹ thuật phần mềm để tối ƣu phần cứng, hạn chế nhiễu điện từ Các bộ vi xử lý là các máy tính thu nhỏ, các mạch số đƣợc xây dựng từ các vi mạch này dễ bị ảnh hƣởng bởi sự thay đổi... tín hiệu điện từ không mong muốn Vì các bộ xử lý công suất cao, tốc độ cao đƣợc thực hiện trong nhiều thiết kế, các kỹ thuật thiết kế đặc biệt đƣợc yêu cầu cho việc hạn chế giao thoa điện từ EMI và giảm nhiệt cho các linh kiện Các thiết bị tản nhiệt thƣờng đƣợc cách ly về điện với các linh kiện thông qua các kết nối cách điện, dẫn nhiệt tốt nhƣ ở hình 2.5 Nhƣng lúc này sẽ tồn tại các thành phần điện kháng... dòng quá độ và dòng sinh ra do phóng điện trực tiếp xuống đất nhƣ hình 3.3 Hình 3.3: Bảo vệ dòng quá độ và dòng phóng điện Để hạn chế ảnh hƣởng của sự phóng điện là phải có một bề mặt cách cách ly, nghĩa là che chắn xung quanh mạch số bằng các hợp chất cách điện Trong kỹ thuật thiết kế đƣờng mạch, để hạn chế dòng quá độ, cần đảm bảo khoảng cách giữa các đƣờng mạch in ít nhất là 2mm và khoảng 6mm với... giao thoa điện từ chủ yếu liên quan tới mạch điện tử số gồm phát xạ điện từ và hấp thụ điện từ Các kỹ thuật chính nhằm hạn chế phát xạ điện từ ở các kiểu ghép đƣợc trình bày gồm kỹ thuật cách ly mạch số và ghép nối tản nhiệt đất Các kỹ thuật thiết kế miễn nhiễm điện từ gồm ... Watchdog 3.3 Kỹ thuật phần mềm hỗ trợ phần cứng Một số các kỹ thuật hạn chế sự can thiệp còn có thể đƣợc thực hiện bởi phần mềm nhằm xác định dữ liệu và sửa lỗi hiệu quả Việc sử dụng phần mềm linh hoạt sẽ làm giảm và đơn giản phần cứng, góp phần làm giảm sự ảnh hƣởng điện tử của các phần tử mạch số Một số kỹ thuật phần mềm nhằm nâng cao khả năng miễn nhiễm điện từ là: - Kiểm tra kiểu và phạm vi của tất cả... (bàn phím), các cáp nối bên ngoài và các đầu kim loại có thể xâm nhập Sự phóng điện cho các đối tƣợng dẫn điện gần đó sinh ra dòng điện quá độ cao và đƣợc dẫn vào các thiết bị bởi các đƣờng dẫn hoặc các ghép trở kháng chung Hình 3.2: Cấu trúc mạch số tần số cao: phóng điện Nhƣ vậy các kỹ thuật nhằm hạn chế sự quá độ và phóng điện tƣơng tự với việc hạn chế sự phát xạ RF, và các thành phần đƣợc sử dụng . với bƣớc song. Vì thông thƣờng hoạt động trong vùng vài trăm MHz cho các loại bảng mạch, các tụ điện hoạt động ở chế độ tự cộng hƣởng, và góp vào việc tính cảm kháng nhỏ của đƣờng song song kiện ít nhất là ¼ inch (0.125 cm). Tại mỗi kết nối việc cần thiết phải đặt hai cặp điện dung song song, xen kẽ giữa các điểm nối đất: 0.1 với 0.001 và 0.01 với 100. Phổ phát xạ RF. sƣờn xung và thời gian lan truyền tín hiệu trên đƣờng truyền. Hình 1.1: Tốc độ chuyển mạch so với thời gian trễ lan truyền Qua đó cho thấy tốc độ hoạt động là quan trọng khi thời gian chuyển