Giáo trình Linh Kiện Điện Tử Phân cực kiểu Phân cực kiểu tăng (Tối đa 0,2V) + + VDS - G + VGS - - D IGSS S - + VGG VDD JFET kênh N Điều hành kiểu tăng ID ID VGS = 0,2V IDSS VGS = 0V Điều hành kiểu VGS = -1V VGS = -2V VGS = -3V VGS -4V 0,2V VDS Hình 21 ID Phân cực kiểu Phân cực kiểu tăng (Tối đa 0,2V) + + VGG - D G + VGS - VGG S VDS + VDD Hình 22 Tuy JFET có tổng trở vào lớn cịn nhỏ so với đèn chân không Để tăng tổng trở vào, người ta tạo loại transistor trường khác cho cực cổng cách điện hẳn cực nguồn Lớp cách điện Oxyt bán dẫn SiO2 nên transistor gọi MOSFET Ta phân biệt hai loại MOSFET: MOSFET loại MOSFET loại tăng Hình sau mơ tả cấu tạo MOSFET loại (DE - MOSFET) kênh N kênh P Trang 103 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử D Nguồn S Cổng G Thoát D Tiếp xúc kim loại Thân U G SiO2 n+ Kênh n- S Ký hiệu n+ D Thân p- Thân nối với nguồn G DE-MOSFET kênh N S Hình 23 D Nguồn S Cổng G Thoát D Tiếp xúc kim loại Thân U G SiO2 p+ Kênh p- S Ký hiệu p+ D Thân n- Thân nối với nguồn G DE-MOSFET kênh P S Hình 24 Trang 104 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử Chú ý DE - MOSFET có cực: cực D, cực nguồn S, cực cổng G thân U (subtrate) Trong ứng dụng thông thường, thân U nối với nguồn S Để DE-MOSFET hoạt động, người ta áp nguồn điện VDD vào cực thoát cực nguồn (cực dương nguồn điện nối với cực thoát D cực âm nối với cực nguồn S DE-MOSFET kênh N ngược lại DE-MOSFET kênh P) Điện VGS cực cổng cực nguồn âm (DE-MOSFET kênh N điều hành theo kiểu hiếm) dương (DE-MOSFET kênh N điều hành theo kiểu tăng) - VDD + + VGG S G SiO2 n+ D Kênh n- Điều hành theo kiểu n+ Thân p- Tiếp xúc kim loại cực cổng Vùng cổng âm đẩy điện tử dương hút điện tử Kênh n- n+ thoát Vùng phân cực nghịch pvà vùng n+ Thân pHình 25 Trang 105 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử - VDD + - VGG + S SiO2 Điều hành theo kiểu tăng G D nn+ n+ Điện tử tập trung sức hút nguồn dương cực cổng làm cho điện trở thơng lộ giảm Thân p- Hình 26 Khi VGS = 0V (cực cổng nối thẳng với cực nguồn), điện tử di chuyển cực âm nguồn điện VDD qua kênh n- đến vùng thoát (cực dương nguồn điện VDD) tạo dịng điện ID Khi điện VDS lớn điện tích âm cổng G nhiều (do cổng G điên với nguồn S) đẩy điện tử kênh n- xa làm cho vùng rộng thêm Khi vùng vừa chắn ngang kênh kênh bị nghẽn dịng điện ID đạt đến trị số bảo hoà IDSS Khi VGS âm, nghẽn xảy sớm dịng điện bảo hồ ID nhỏ Khi VGS dương (điều hành theo kiểu tăng), điện tích dương cực cổng hút điện tử mặt tiếp xúc nhiều, vùng hẹp lại tức thông lộ rộng ra, điện trở thông lộ giảm nhỏ Điều làm cho dịng ID lớn trường hợp VGS = 0V Vì cực cổng cách điện hẳn khỏi cực nguồn nên tổng trở vào DE-MOSFET lớn JFET nhiều Cũng thế, điều hành theo kiểu tăng, nguồn VGS lớn 0,2V Thế ta phải có giới hạn dịng ID gọi IDMAX Đặc tuyến truyền đặc tuyến ngõ sau: Trang 106 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử DE-MOSFET kênh N ID (mA) Đặc tuyến truyền Điều hành kiểu tăng ID (mA) Đặc tuyến ngõ IDmax VGS = +2V VGS = +1V IDSS VGS = 0V Điều hành kiểu VGS = -1V VGS = -2V VGS(off) < VGS = -3V VGS 2V VDS (volt) Hình 27 DE-MOSFET kênh P ID (mA) Đặc tuyến truyền Điều hành kiểu tăng ID (mA) Đặc tuyến ngõ IDmax VGS = -2V VGS = -1V IDSS VGS = 0V Điều hành kiểu VGS = +1V VGS = +2V VGS(off) > VGS -2V VGS = +3V VDS (volt) Hình 28 Như vậy, hoạt động, DE-MOSFET giống hệt JFET có tổng trở vào lớn dịng rỉ IGSS nhỏ nhiều so với JFET VI MOSFET LOẠI TĂNG (ENHANCEMENT MOSFET: E-MOSFET) MOSFET loại tăng có hai loại: E-MOSFET kênh N E-MOSFET kênh P Về mặt cấu tạo giống DE-MOSFET, khác bìng thường khơng có thơng lộ nối liền hai vùng D vùng nguồn S Mơ hình cấu tạo ký hiệu diễn tả hình vẽ sau đây: Trang 107 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử D Nguồn S Cổng G Thoát D Tiếp xúc kim loại Thân U G SiO2 n+ S Ký hiệu n+ D Thân p- Thân nối với nguồn G E-MOSFET kênh N S Thân U Hình 29 D Nguồn S Cổng G Thoát D Tiếp xúc kim loại Thân U G SiO2 p+ S Ký hiệu p+ D Thân n- Thân nối với nguồn G E-MOSFET kênh P S Thân U Hình 30 Trang 108 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử Khi VGS < 0V, (ở E-MOSFET kênh N), khơng có thơng lộ nối liền hai vùng nguồn nên có nguồn điện VDD áp vào hai cực nguồn, điện tử khơng thể di chuyển nên khơng có dịng ID (ID # 0V) Lúc này, có dịng điện rỉ nhỏ chạy qua - VDD + S SiO2 VGS = 0V G D n+ n+ Thân pMạch tương đương Hình 31 Khi VGS>0, điện trường tạo vùng cổng Do cổng mang điện tích dương nên hút điện tử p- (là hạt tải điện thiểu số) đến tập trung mặt đối diện vùng cổng Khi VGS đủ lớn, lực hút mạnh, điện tử đến tập trung nhiều tạo thành thông lộ tạm thời nối liền hai vùng nguồn S D Điện VGS mà từ dịng điện thoát ID bắt đầu tăng gọi điện thềm cổng - nguồn (gate-to-source threshold voltage) VGS(th) Khi VGS tăng lớn VGS(th), dịng điện ID tiếp tục tăng nhanh Người ta chứng minh rằng: [ I D = K VGS − VGS( th ) ] Trong đó: ID dịng điện E-MOSFET A K số với đơn vị V VGS điện phân cực cổng nguồn VGS(th) điện thềm cổng nguồn Hằng số K thường tìm cách gián tiếp từ thông số nhà sản xuất cung cấp Thí dụ: Một E-MOSFET kênh N có VGS(th) =3,8V dịng điện ID = 10mA VGS = 8V Tìm dịng điện ID VGS = 6V Giải: trước tiên ta tìm số K từ thông số: Trang 109 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử K= ID [V GS − VGS( th ) = 10.10 −3 ] [8 − 3,8] Vậy dịng ID VGS là: [ I D = K VGS − VGS( th ) ] 2 = 5,67.10 − A V2 = 5,67.10 − [6 − 3,8] ⇒ ID = 2,74 mA - VDD + - VGG + S SiO2 VGS ≥ VGS(th) G D Thông lộ tạm thời n+ n+ Thân p- ID (mA) ID (mA) Đặc tuyến ngõ IDmax Đặc tuyến truyền VGS = 7V VGS = 6V VGS = 5V VGS = 4V VGS = 3V VGS = 2V VGS VGS(th) VGSmax VDS (volt) Hình 32 Trang 110 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử VII XÁC ĐỊNH ĐIỂM ĐIỀU HÀNH: Ta xem mơ hình mạch khuếch đại tín hiệu nhỏ dùng JFET kênh N mắc theo kiểu cực nguồn chung +VDD = 20V RD = 820Ω C2 C1 v0(t) + vGS(t) - ~ RG 100KΩ -VGG = -1V Hình 33 Mạch tương đương chiều (tức mạch phân cực) sau: ID RD = 820Ω IGSS + VGS RG + VDS - - 100KΩ VDD = 20V VGG = -1V Hình 34 Cũng giống transistor thường (BJT), để xác định điểm điều hành Q, người ta dùng bước: Áp dụng định luật Krichoff mạch ngõ vào để tìm VGS Trang 111 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử ⎤ ⎡ V Dùng đặc tuyến truyền hay công thức: I D = I DSS ⎢1 − GS ⎥ trường hợp DE⎢ VGS( off ) ⎥ ⎦ ⎣ MOSFET công thức I D = K VGS − VGS( th ) trường hợp E-MOSFET để xác định [ ] dịng điện ID Áp dụng định luật Krichoff mạch ngõ để tìm hiệu điện VDS Bây giờ, ta thử ứng dụng vào mạch điện hình trên: Mạch ngõ vào, ta có: VGG − R G I GSS + VGS = Suy ra, VGS = − VGG + R G I GSS Vì dịng điện IGSS nhỏ nên ta bỏ qua Như vậy, VGS ≈ −VGG Trong trường hợp trên, VGS = -1 Đây phương trình biểu diễn đường phân cực (bias line) giao điểm đường thẳng với đặc tuyến truyền điểm điều hành Q Nhờ đặc tuyến truyền, ta xác định dịng thoát ID ID ID I D ( sat ) = IDSS Đường phân cực VGS = -VGG = -1V Q VDD RD Đường thẳng lấy điện IDSS VGS = 0V Q ID ID VGS = -1V VGS = -2V VGS = -3V VGS = -4V VGS VGS(off) -1 0 VDS VDS VDS(off) =VDD Hình 35 - Để xác định điện VDS, ta áp dụng định luật Kirchoff cho mạch ngõ ra: VDD = RDID + VDS ⇒ VDS = VDD – RDID Đây phương trình đường thẳng lấy điện tĩnh Giao điểm đường thẳng với đặc tuyến ngõ với VGS = -VGG = -1V điểm tĩnh điều hành Q Trang 112 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử VIII FET VỚI TÍN HIỆU XOAY CHIỀU VÀ MẠCH TƯƠNG ĐƯƠNG VỚI TÍN HIỆU NHỎ Giả sử ta áp tín hiệu xoay chiều hình sin vs(t) có biên độ điện đỉnh 10mV vào ngõ vào mạch khuếch đại cực nguồn chung dùng JFET kênh N +VDD = 20V RD = 820Ω vS(t) C1 +10mV vS(t) t ~ RG C2 + vDS(t) + vGS(t) - v0(t) 100KΩ -10mV -VGG = -1V Hình 36 C1 C2 tụ liên lạc, chọn cho có dung kháng nhỏ tần số tín hiệu xem nối tắt tần số tín hiệu Nguồn tín hiệu vs(t) chồng lên điện phân cực VGS nên điện cổng nguồn vGS(t) thời điểm t là: vGS(t) = VGS + Vgs(t) = -1V + 0,01sin ωt (V) t ≈ -0,99V -1V -1,01V vGS(t) Hình 37 Nguồn tín hiệu có điện đỉnh nhỏ nên điện cổng nguồn luôn âm Nhờ đặc tuyến truyền, thấy điểm điều hành di chuyển VGS thay đổI Trang 113 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử theo tín hiệu Ở thời điểm VGS âm hơn, dịng iD(t) tăng VGS âm nhiều hơn, dịng iD(t) giảm Vậy dịng điện iD(t) thay đổi chiều với vGS(t) có trị số quanh dịng phân cực ID tỉnh (được giả sử 12,25mA) Độ gia tăng iD(t) độ giảm iD(t) với tín hiệu nhỏ (giả sử 0,035mA) (Xem hình trang sau) Sự thay đổi dịng điện iD(t) làm thay đổi hiệu số điện cực thoát cực nguồn Ta có vDS(t) = VDD – iD(t).RD Khi iD(t) có trị số tối đa, vDS(t) có trị số tối thiểu ngược lại Điều có nghĩa thay đổi vDS(t) ngược chiều với thay đổi dòng iD(t) tức ngược chiều với thay đổi hiệu ngõ vào vGS(t), người ta bảo điện ngõ ngược pha - lệch pha 180o so với điện tín hiệu ngõ vào Người ta định nghĩa độ lợi mạch khuếch đại tỉ số đỉnh đối đỉnh hiệu tín hiệu ngõ trị số đỉnh đối đỉnh hiệu tín hiệu ngõ vào: AV = vo (t) vS ( t ) Trong trường hợp thí dụ trên: o v o ( t ) 0,0574VP − P − 180 = AV = v S (t) 0,02VP− P AV=2,87 ∠-180o Người ta dùng dấu - để biểu diễn độ lệch pha 180o Trang 114 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử ID(mA) vS(t) 0,01V t -0,01V 12,285mA t Q ≈ 12,215mA -1 -1,01V -1V VGS -0,99V VGS(off) vGS(t) iD(t) (mA) -1,01V 12,285 12,250 12,215 -0.99V ≈ VDD = +20V t RD = 820Ω iD(t) vDS(t) (V) vDS(t) C2 v0(t) = vds(t) 9,9837 9,9550 9,9263 ≈ t v0(t) 0,0287V Hình 38 t -0,0287V Trang 115 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử * Mạch tương đương FET với tín hiệu nhỏ: Người ta coi FET tứ cực có dịng điện điện ngõ vào vgs ig Dòng điện điện ngõ vds id id ig vds vgs Hình 39 Do dịng ig nhỏ nên FET có tổng trở ngõ vào là: v gs rπ = lớn ig Dịng id hàm số theo vgs vds Với tín hiệu nhỏ (dòng điện điện biến thiên quanh điểm điều hành), ta có: iD = ∂iD v gs ∂iD vDS + ∂vGS Q ∂vDS Q Người ta đặt: gm = Ta có: ∂i D ∂v GS i d = g m v gs + Q v ds ro ∂i = D ro ∂v DS (coù thể đặt Q = go ) ro vgs = rπ.ig Các phương trình diễn tả giản đồ sau gọi mạch tương đương id xoay chiều FET G D vgs rπ gmvgs r0 vds S Hình 40 Riêng E-MOSFET, tổng trở vào rπ lớn, nên mạch tương đương người ta bỏ rπ Trang 116 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử id G vgs gmvgs r0 D vds S Hình 41 IX ĐIỆN DẪN TRUYỀN (TRANSCONDUCTANCE) CỦA JFET VÀ DEMOSFET Cũng tương tự BJT, cách tổng quát người ta định nghĩa điện dẫn truyền FET tỉ số: g m = i d (t) v gs ( t ) Điện dẫn truyền suy từ đặc tuyến truyền, độ dốc tiếp tuyến với đặc tuyến truyền điểm điều hành Q ID(mA) Độ dốc điểm ID = IDSS gmo IDSS Độ dốc điểm Q là: i dI ∆I D gm = D = = d(t ) dVGS ∆VGS v gs ( t ) ⎡ VGS ⎤ I D = I DSS ⎢1 − ⎥ ⎢ VGS( off ) ⎥ ⎣ ⎦ Q VGS (volt) VGS(off) ∆ID ∆VGS Hình 42 Về mặt tốn học, từ phương trình truyền: ⎡ VGS ⎤ I D = I DSS ⎢1 − ⎥ ⎢ VGS( off ) ⎥ ⎣ ⎦ Trang 117 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử ⎡ VGS ⎤ dI D = I DSS ⎢1 − Ta suy ra: g m = ⎥ dVGS ⎢ VGS( off ) ⎥ ⎣ ⎦ ⎡ 2I DSS VGS ⎤ = ⎢1 − ⎥ VGS( off ) ⎢ VGS( off ) ⎥ ⎣ ⎦ Trị số gm VGS = 0volt (tức ID=IDSS) gọi gmo 2I g mo = − DSS Vậy: VGS( off ) gm = − ⎡ VGS ⎤ Từ ta thấy: g m = g mo ⎢1 − ⎥ ⎢ VGS( off ) ⎥ ⎣ ⎦ Trong đó: gm: điện dẫn truyền JFET hay DE-MOSFET với tín hiệu nhỏ gmo: gm VGS= 0V VGS: Điện phân cực cổng - nguồn VGS(off): Điện phân cực cổng - nguồn làm JFET hay DE-MOSFET ngưng ⎡ VGS ⎤ Ngồi từ cơng thức: I D = I DSS ⎢1 − ⎥ Ta suy ra: ⎢ VGS( off ) ⎥ ⎣ ⎦ Vậy: ⎡ VGS ⎤ ID = ⎢1 − ⎥ I DSS ⎢ VGS( off ) ⎥ ⎣ ⎦ ID I DSS g m = g mo Phương trình cho ta thấy liên hệ điện dẫn truyền gm với dịng điện ID điểm điều hành Q gmo xác định từ thông số IDSS VGS(off) nhà sản xuất cung cấp X ĐIỆN DẪN TRUYỀN CỦA E-MOSFET Do công thức tính dịng điện ID theo VGS E-MOSFET khác với JFET DE-MOSFET nên điện dẫn truyền khác Từ cơng thức truyền E-MOSFET [ I D = K VGS − VGS( th ) Ta có: g m = ] [[ dI D d = K VGS − VGS( th ) dVGS dVGS [ g m = 2K VGS − VGS( th ) Ngoài ra: VGS = ]] ] ID + VGS( th ) K Thay vào ta được: g m = KI D Trong đó: gm: điện dẫn truyền E-MOSFET cho tín hiệu nhỏ K: số với đơn vị Amp/volt2 ID: Dòng diện phân cực cực thoát D Trang 118 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử Ta thấy gm tùy thuộc vào dịng điện ID, gọi gm1 điện dẫn truyền EMOSFET ứng với dịng ID1 gm2 điện dẫn truyền E-MOSFET ứng với dòng ID2 Ta có: g m1 = KI D1 g m = KI D nên: g m = g m1 ID(mA) IDmax ID1 [ I D = K VGS − VGS( th ) Q I D2 I D1 ] Độ dốc Q gm1 VGS(th) VGS (volt) Hình 43 XI TỔNG TRỞ VÀO VÀ TỔNG TRỞ RA CỦA FET - Giống BJT, người ta dùng hiệu ứng Early để định nghĩa tổng trở FET (ở vùng bảo hòa, VDS tăng, dòng điện ID tăng chùm đặc tuyến hội tụ điểm gọi điện Early) Nếu gọi VA điện Early ta có: V − ro = A ro : Tổng trở FET ID − ro thAy đổi theo dịng ID có trị số khoảng vài MΩ đến 10MΩ ID(mA) VGS VDS(volt) Early voltage Hình 44 - Do JFET thường dùng theo kiểu (phân cực nghịch nối cổng - nguồn) nên tổng trở vào lớn (hàng trăm MΩ) Riêng E-MOSFET DE-MOSFET cực cổng cách điện hẳn khỏi cực nguồn nên tổng trở vào lớn (hàng trăm MΩ) Kết người ta xem gần tổng trở vào FET vô hạn Với FET : rπ ≈ ∞ Ω Trang 119 Biên soạn: Trương Văn Tám ... Vùng cổng âm đẩy điện tử thoát dương hút điện tử Kênh n- n+ Vùng phân cực nghịch pvà vùng thoát n+ Thân pHình 25 Trang 105 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử - VDD + - VGG... Trương Văn Tám Giáo trình Linh Kiện Điện Tử Khi VGS < 0V, (ở E-MOSFET kênh N), khơng có thơng lộ nối liền hai vùng nguồn nên có nguồn điện VDD áp vào hai cực thoát nguồn, điện tử di chuyển nên... vDS(t) (V) vDS(t) C2 v0(t) = vds(t) 9,98 37 9,9550 9,9263 ≈ t v0(t) 0,0287V Hình 38 t -0,0287V Trang 115 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử * Mạch tương đương FET với tín hiệu