7KLୱW Nୱ P୓FK logic EୣQJ Verilog- HDL ĈһQJBá .KҳF 7ULӅX *LҧQJ viên Khoa CNTT 7UѭӡQJ ĈҥL KӑF Bách khoa Ĉj 1ҹQJ 1 2009 ĈɴQJBá .KɬF 7ULɾX, GV khoa CNTT, WUɉ͝QJ Ĉ+%.Ĉ1 Yêu FҫX FӫD khóa KӑF  Giáo viên FKӍ KѭӟQJ GүQ QKӳQJ gì Fѫ EҧQ QKҩW, sinh viên SKҧL Wӵ tìm KLӇX thêm  Trang web FӫD khóa KӑF: http://dangtrieu.wiki.zoho.com/LapTrinhVeri log2009.html  http://dangtrieu.wiki.zoho.com/LapTrinhVerilog 2009-Feedback.html  ĈӏD FKӍ email: dangtrieu@gmail.com  Không có câu KӓL QJӟ QJҭQ, hãy PҥQK GҥQ trao ÿәL ý NLӃQ YӟL giáo viên và EҥQ bè  Sinh viên ÿ{QJ nên WUѭӟF KӃW hãy trao ÿәL YӟL EҥQ bè 2 2009 ĈɴQJBá .KɬF 7ULɾX, GV khoa CNTT, WUɉ͝QJ Ĉ+%.Ĉ1 Yêu FҫX FӫD khóa KӑF  Phân 4 sv PӝW nhóm, theo WKӭ Wӵ Wӯ trên [XӕQJ FӫD danh sánh OӟS  %ҧQ báo cáo YLӃW EҵQJ Word, JӱL theo email và in ra PӝW EҧQ QӝS WUӵF WLӃS  +ӑ tên sv trong nhóm  Nêu rõ ai ÿm làm YLӋF gì  Nêu YҩQ ÿӅ SKҧL làm, KѭӟQJ JLҧL TX\ӃW  9LӃW FKѭѫQJ trình  &KөS OҥL NӃW TXҧ FKҥ\ simulation và WKX\ӃW minh NӃW TXҧ ÿy là ÿ~QJ  Nêu FҧP WѭӣQJ 3 *LӟL WKLӋX Verilog-HDL và cách cài ÿһW SKҫQ PӅP ĈһQJBá .KҳF 7ULӅX *LҧQJ viên Khoa CNTT 7UѭӡQJ ĈҥL KӑF Bách khoa Ĉj 1ҹQJ 4 2009 ĈɴQJBá .KɬF 7ULɾX, GV khoa CNTT, WUɉ͝QJ Ĉ+%.Ĉ1 /୽FK Vட SK£W WUL୵Q  Ò୙X WL¬Q, WKLୱW Nୱ P୓FK KTS G»QJ vacuum tubes Y¢ transistors  7LୱS theo O¢ Ó୩W WU¬Q P஋W single chip, J୿L O¢ IC (integrated circuit) Y஍L qui P¶ SSI (Small Scale Integration)  Sau Óµ ÓୱQ qui P¶ MSI (Medium Scale Integration), Y஍L Y¢L WUÅP FஇQJ logic  7LୱS theo O¢ LSI (Large Scale Integration), Y஍L Y¢L QJK®Q FஇQJ logic.  0஛F Ó஋ SK஛F W୓S WÅQJ O¬Q -> Electronic Design Automation (EDA).  0୓FK Yଢ଼Q ÓŲகF test WU¬Q breadboard, Y¢ layout ÓŲகF O¢P EୣQJ tay WU¬Q JLୗ\ KR୩F P£\ W¯QK  9஍L VLSI (Very Large Scale Integration), qui P¶ WU¬Q 100,000 transistors  .K¶QJ WK୵ NL୵P tra WU¬Q breadboard  &୙Q SK୕L WKLୱW Nୱ Y¢ WKணF KL୹Q NL୵P tra logic WU¬Q P£\ W¯QK UஅL P஍L in O¬Q chip. 5 2009 ĈɴQJBá .KɬF 7ULɾX, GV khoa CNTT, WUɉ͝QJ Ĉ+%.Ĉ1 Ngôn QJӳ mô Wҧ SKҫQ FӭQJ (HDL)  HDL: Hardware Description Languages  *ӗP 2 ngôn QJӳ chính:  VDHL: SKӭF WҥS, QKѭQJ FKһW FKӁ, WKLӃW NӃ PҥFK có qui mô OӟQ.  Verilog-HDL: ÿѫQ JLҧQ, GӉ YLӃW, WKLӃW NӃ PҥFK có qui mô QKӓ và trung bình  IEEE Std. 1364-1995 và IEEE Std. 1364-2001  Phiên EҧQ PӟL QKҩW SystemVerilog (IEEE Std. 1800-2005) 6 2009 ĈɴQJBá .KɬF 7ULɾX, GV khoa CNTT, WUɉ͝QJ Ĉ+%.Ĉ1 3KҫQ PӅP và tài OLӋX  Ta FҫQ cài ÿһW:  ISE WebPACK 10.1 : SK୙Q P୳P W୓R project  ModelSim Xilinx Edition-III 6.3c: SKҫQ PӅP simulation  Tài OLӋX tham NKҧR:  http://www.doulos.com/knowhow/verilog_desig ners_guide/  http://www.sutherland- hdl.com/online_verilog_ref_guide/vlog_ref_top. html  E-ERRN³Verilog HDL A Guide to Digital Design DQG6\QWKHVLV6HFRQG(GLWLRQ´ 7 2009 ĈɴQJBá .KɬF 7ULɾX, GV khoa CNTT, WUɉ͝QJ Ĉ+%.Ĉ1  http://www.xilinx.com/support/download/ind ex.htm  ISE WebPACK  A FREE, easy-to-use software solution for your Xilinx C CPLD or medium-density F FPGA design  Current:10.1 - March 2008 Requirements:OS | Memory Product Info:Free ISE WebPACK  Download:Download ISE WebPACK  &£F video tham NK୕R: http://www.xilinx.com/products/design_resources/ design_tool/resources/index.htm 8 &£FK download, F¢L Ó୩W ISE WebPACK 10.1 2009 ĈɴQJBá .KɬF 7ULɾX, GV khoa CNTT, WUɉ͝QJ Ĉ+%.Ĉ1 &£FK download, F¢L Ó୩W ISE WebPACK 10.1 9 Sign in KRһF ÿăQJ ký PӝW account PӟL QӃX FKѭD có 2009 ĈɴQJBá .KɬF 7ULɾX, GV khoa CNTT, WUɉ͝QJ Ĉ+%.Ĉ1 10 &£FK download, F¢L Ó୩W ISE WebPACK 10.1 [...]...Operating System Support Microsoft Windows® XP Professional (32bit and 64-bit) Microsoft Windows® Vista Business (32-bit and 64-bit) Red Hat Enterprise Linux 4 WS (32-bit and 64-bit) Red Hat Enterprise Linux 5 Desktop (32-bit and 64-bit) SUSE Linux Enterprise 10 (32-bit and 64bit) 2009 Bá , GV khoa CNTT, 11 Download, ModelSim Xilinx Edition-III http://www.xilinx.com/ise/optional_prod/mx e.htm Version 6.3c... Starter dùng phí) System Requirements Microsoft Windows 2000 Microsoft Windows XP Professional Cài trên Vista 2009 Bá , GV khoa CNTT, 12 Download, 2009 ModelSim Xilinx Edition-III Bá , GV khoa CNTT, 13 Download, ModelSim Xilinx Edition-III Sau khi finish ký licence Licence vào email ký To license the ModelSim XE product, please follow these steps: 1) Save the attached file to your hard drive, noting its... Project 2009 Bá , GV khoa CNTT, 20 trình Verilog Module; 2009 Bá tên file , GV khoa CNTT, 21 trình ra vào (không 2009 Bá , GV khoa CNTT, ) 22 trình Summary 2009 file Bá , GV khoa CNTT, 23 trình trình mô AND `timescale 1ns / 1ps module AND2_1(a, b, c); input a, b; output c; assign c = a & b; endmodule 2009 Bá , GV khoa CNTT, 24 Xem ra trình xong, trong Synthesize- XST : Check Syntax: tra có thì mã View... a, b; output c; assign c = a & b; endmodule 2009 Bá , GV khoa CNTT, 24 Xem ra trình xong, trong Synthesize- XST : Check Syntax: tra có thì mã View RLT Schematic: xem trình 2009 Bá , GV khoa CNTT, trình logic 25 file simulation Test Bench Waveform và 2009 Bá , GV khoa CNTT, tên file 26 file simulation file 2009 simulation Bá , GV khoa CNTT, 27 Summary 2009 Bá , GV khoa CNTT, 28 các tham 2009 Bá simulation... each bit of n | m|n OR each bit of m with each bit of n ^ m^n Exclusive OR each bit of m with n ~^ ^~ m ~^ n m ^~ n Exclusive NOR each bit of m with n 2009 Invert each bit of m Bá , GV khoa CNTT, 34 1-bit full adder sum = (a XOR b XOR c_in) c_out = (a AND b) OR (c_in AND (a XOR b)) 2009 Bá , GV khoa CNTT, 35 trình mô trình theo công `timescale 1ns / 1ps module OneBitFullAdder(c_in, a, b, sum, c_out); . Professional (3 2- bit and 64-bit)  Microsoft Windows® Vista Business (32-bit and 64-bit)  Red Hat Enterprise Linux 4 WS (32-bit and 64-bit)  Red Hat Enterprise Linux 5 Desktop (32-bit and 64-bit) . mô OӟQ.  Verilog- HDL: ÿѫQ JLҧQ, GӉ YLӃW, WKLӃW NӃ PҥFK có qui mô QKӓ và trung bình  IEEE Std. 136 4-1 995 và IEEE Std. 136 4-2 001  Phiên EҧQ PӟL QKҩW SystemVerilog (IEEE Std. 180 0-2 005) 6 2009. ModelSim Xilinx Edition-III 6.3c: SKҫQ PӅP simulation  Tài OLӋX tham NKҧR:  http://www.doulos.com/knowhow /verilog_ desig ners_guide/  http://www.sutherland- hdl. com/online _verilog_ ref_guide/vlog_ref_top. html 