TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN VÀ TRUYỀN THÔNG KHOA CÔNG NGHỆ ĐIỆN TỬ VÀ TRUYỀN THÔNG Bài giảng: THIẾT KẾ MẠCH ĐIỆN BẰNG MÁY TÍNH (Tài liệu lưu hành nội bộ) THÁI NGUYÊN - 2009 MỤC LỤC 1 Chương 1 .8 GIỚI THIỆU VỀ PHƯƠNG PHÁP THIẾT KẾ SỐ .8 BẰNG NGÔN NGỮ MÔ TẢ PHẦN CỨNG .8 1.1. CÁC PHƯƠNG PHÁP THIẾT KẾ TRUYỀN THỐNG .9 1.1.1. Phương pháp thiết kế dùng hàm Boolean 9 1.1.2. Phương pháp thiết kế dựa trên sơ đồ 9 1.1.3. Nhược điểm của các phương pháp thiết kế truyền thống 10 1.2. PHƯƠNG PHÁP THIẾT KẾ SỐ BẰNG NGÔN NGỮ MÔ TẢ PHẦN CỨNG .10 1.3. CÁC QUÁ TRÌNH THỰC HIỆN THIẾT KẾ SỐ BẰNG NGÔN NGỮ MÔ TẢ PHẦN CỨNG TRÊN FPGA 12 Chương 2 .17 GIỚI THIỆU VỀ VI MẠCH LOGIC KHẢ TRÌNH 17 VÀ GIẢI PHÁP CỦA XILINX 17 2.1. GIỚI THIỆU VỀ VI MẠCH LOGIC KHẢ TRÌNH 17 2.1.1. Mảng logic khả trình (PLA) 17 2.1.2. Logic mảng khả trình (PAL) 18 2.1.3. Vi mạch logic khả trình phức hợp (CPLD) 19 2.1.4. Mảng cổng cho phép lập trình được (FPGA) 20 2.2. GIỚI THIỆU VỀ GIẢI PHÁP CỦA XILINX .22 2.2.1. CPLD Xilinx 23 2.2.2. FPGA Xilinx 25 2 Chương 3 .30 NGÔN NGỮ VHDL .30 GIỚI THIỆU VỀ VHDL .30 3.1. CÁC CẤU TRÚC CƠ BẢN CỦA NGÔN NGỮ VHDL 31 3.1.1. Khai báo Entity 32 3.1.2. Các kiểu kiến trúc (Achitecture) 35 3.1.2.1. Kiến trúc theo kiểu hành vi hoạt động (Behavioral) 35 3.1.2.2. Kiến trúc theo kiểu hoạt động của các luồng dữ liệu (Dataflow) 36 3.1.2.2. Kiến trúc theo kiểu cấu trúc (Structure) .37 3.1.3. Các đóng gói (Packages) 38 3.1.3.1. Phần khai báo Package .38 3.1.3.1. Phần khai báo thân Package .39 3.1.4. Định cấu hình (Configurations) 40 3.1.5. Các thư viện thiết kế 41 3.2. CÁC ĐỐI TƯỢNG DỮ LIỆU .41 3.2.1. Các hằng (Constants) 42 3.2.2. Các biến (Variables) 42 3.2.3. Các kiểu tín hiệu (Signals) 42 3.3. CÁC KIỂU DỮ LIỆU 43 3.3.1. Các kiểu liệt kê (ENUMERATION) 43 3.3.2. Kiểu nguyên 44 3.3.3. Các kiểu dữ liệu tiền định nghĩa trong VHDL 3 44 3.3.4. Kiểu mảng 45 3.3.5. Kiểu Record 46 3.3.6. Các kiểu STD_LOGIC 46 3.3.7. Các kiểu dữ liệu có dấu và không dấu 47 3.3.8. Các kiểu con 47 3.4. CÁC TOÁN TỬ .48 3.4.1. Các toán tử Logical 49 3.4.2. Các toán tử quan hệ 49 3.4.3. Các toán tử dịch bit 49 3.4.4. Các toán tử cộng 50 3.5. CÁC KIỂU TOÁN HẠNG 50 3.5.1. Kiểu chữ 51 3.5.1.1. Kiểu chữ ký tự 51 3.5.1.2. Kiểu chuỗi .51 3.5.1.3. Kiểu BIT .52 3.5.1.4. Kiểu BIT_VECTOR .52 3.5.1.5. Kiểu chữ trong đóng gói chuẩn STD_LOGIC .52 3.5.1.6. Kiểu chữ STD_LOGIC_VECTOR .52 3.5.1.7. Kiểu Boolean .52 3.5.1.8. Kiểu số thực 52 3.5.1.9. Kiểu nguyên 53 4 3.5.1.10. Kiểu TIME 53 3.5.2. Các kiểu định danh 53 3.5.3. Kiểu INDEX 53 3.5.4. Kiểu Slice và ALIAS 54 3.5.5. Kiểu thuộc tính ATTRIBUTE 54 3.5.6. Kiểu tập hợp 54 3.5.7. Biểu thức gán kiểu 55 3.5.8. Phép chuyển đổi kiểu tín hiệu 55 3.6. CÁC PHÁT BIỂU TUẦN TỰ (SEQUENTIAL STATEMENTS) 55 3.6.1. Phát biểu gán biến 56 3.6.2. Phát biểu gán tín hiệu 58 3.6.3. Phát biểu IF 62 3.6.4. Phát biểu CASE 64 3.6.5. Phát biểu NULL 65 3.6.6. Phát biểu xác nhận ASSERTION 65 3.6.7. Phát biểu Loop 66 5 3.6.8. Phát biểu NEXT 67 3.6.9. Phát biểu EXIT 68 3.6.10. Phát biểu WAIT 68 3.6.11. Các lời gọi chương trình con 70 3.7. CÁC PHÁT BIỂU ĐỒNG THỜI 70 3.7.1. Phát biểu Process 71 3.7.2. Các phép gán tín hiệu đồng thời 72 3.7.3. Các phép gán tín hiệu có điều kiện và các phép gán tín hiệu được chọn lựa 73 3.7.4. Các phát biểu Block 76 3.7.5. Các lời gọi thủ tục đồng thời 77 3.7.6. Các chương trình con 78 3.8. CÁC ĐÓNG GÓI .82 3.9. MÔ HÌNH CẤU TRÚC .84 3.9.1. Các khai báo thành phần 84 3.9.2. Các thể hiện của Component 85 3.9.3. Các phát biểu Generate 87 3.9.4. Các thông số của việc định cấu hình 6 90 Chương 4 .91 GIỚI THIỆU PHẦN MỀM ISE CỦA XILINX .91 4.1. Các công cỤ thiẾt kẾ .91 4.1.1. Nhập thiết kế 92 4.1.2. Tổng hợp thiết kế 92 4.1.3. Thực thi và nạp cấu hình 92 4.1.4. Tích hợp mức Board 92 4.1.5. Các kỹ thuật kiểm tra 93 4.1.6. Công cụ phần mềm nhúng 93 4.2. Đăng ký và cài đẶt vỚi ISE WebPACK .93 4.3. ThiẾt kẾ ban đẦu trên ISE WebPACK .95 4.3.1. Thiết kế Module bằng ngôn ngữ mô tả phần cứng 95 4.3.2. Thiết kế Module bằng lưu đồ trạng thái 103 4.3.2. Thiết kế mức đỉnh bằng ngôn ngữ mô tả phần cứng 109 4.3.3. Thiết kế mức đỉnh bằng sơ đồ nguyên lý 117 4.4. ThỰc thi thiẾt kẾ .124 4.4.1. Thực thi thiết kế trên CPLD 124 4.4.1.1. Tổng hợp .124 7 4.4.1.2. Chỉnh sửa các ràng buộc .126 4.4.1.3. Thực thi với CPLD .131 4.4.1.4. CPLD Reports .132 4.4.1.5. Mô phỏng thời gian .134 4.4.1.6. Cấu hình 135 4.4.2. Thực thi thiết kế trên FPGA 136 4.4.2.1. Thay đổi dự án từ CoolRunner-II thành Spartan-3E 137 4.4.2.2. Tổng hợp .138 4.4.2.3. File ràng buộc thiết kế 140 4.4.2.4. FPGA Reports .144 4.4.2.5. Tải cấu hình vào FPGA 144 Chương 1 GIỚI THIỆU VỀ PHƯƠNG PHÁP THIẾT KẾ SỐ BẰNG NGÔN NGỮ MÔ TẢ PHẦN CỨNG Hiện nay các mạch tích hợp ngày càng thực hiện được nhiều chức năng hơn, do đó chúng ngày càng trở nên phức tạp hơn. Các phương pháp thiết kế mạch truyền thống như dùng tối thiểu hóa hàm Boolean hay dùng sơ đồ các phần tử không còn 8 đáp ứng được các yêu cầu đặt ra khi thiết kế. Hơn nữa các mạch thiết kế ra yêu cầu phải được thử nghiệm kỹ lưỡng trước khi đưa vào chế tạo hàng loạt và cần phải xây dựng một bộ tài liệu hướng dẫn vận hành hệ thống hoàn chỉnh dễ hiểu và thống nhất. Vì thế người ta thường sử dụng các ngôn ngữ mô tả phần cứng làm phương tiện thiết kế, mô phỏng thử nghiệm các hệ thống số. 1.1. CÁC PHƯƠNG PHÁP THIẾT KẾ TRUYỀN THỐNG 1.1.1. Phương pháp thiết kế dùng hàm Boolean Tất cả các mạch dựa trên các phần tử logic cơ bản gồm cổng logic và các mạch flip-flop đều có thể thiết kế bằng các hàm Boolean. Có nhiều phương pháp đã được sử dụng để tối thiểu hóa hàm Boolean nhằm tăng tính hiệu quả sử dụng các phần tử logic, chẳng hạn như phương pháp dùng bìa cácnô. Về mặt lý thuyết bất kỳ hệ thống số nào cũng có thể biểu diễn dưới dạng các hàm Boolean. Nhưng việc tối thiểu hóa cũng như xử lý hàng nghìn hàm logic rõ ràng là không thực tế. Trong khi các yêu cầu thiết kế hệ thống hiện nay đòi hỏi tới hàng nghìn hàm Boolean. Hình 1.1 minh họa cho phương pháp thiết kế dùng hàm Boolean. Hình 1.1: Minh họa cho phương pháp thiết kế dùng hàm Boolean. 1.1.2. Phương pháp thiết kế dựa trên sơ đồ Phương pháp thiết kế dựa trên sơ đồ là sự mở rộng của phương pháp thiết kế dùng hàm Boolean. Trong phương pháp này, người thiết kế có thể sử dụng thêm các mạch chức năng thông dụng khác ngoài các phần tử cơ bản là cổng và flip-flop. Như vậy, phương pháp này cho phép thiết kế hệ thống một cách có cấu trúc. Phương pháp thiết kế dựa trên sơ đồ được dùng phổ biến và có rất nhiều phần mềm cung cấp cho người thiết kế một giao diện đồ họa thuận tiện. Trong nhiều năm, phương pháp này 9 là phương pháp được sử dụng chủ yếu trong ngành công nghiệp chế tạo phần cứng số. 1.1.3. Nhược điểm của các phương pháp thiết kế truyền thống Mặc dù có ưu điểm là dễ hiểu và dễ sử dụng, phương pháp thiết kế dùng hàm Boolean và phương pháp thiết kế dựa trên sơ đồ có một số nhược điểm. Nhược điểm lớn nhất của các phương pháp này là chúng chỉ mô tả hệ thống dưới dạng mạng các phần tử nối với nhau. Nhìn vào một hệ thống được mô tả bằng hai phương pháp trên (dưới dạng hàm Boolean hay dạng sơ đồ) ta không thể lập tức chỉ ra được các chỉ tiêu và chức năng chung nhất của hệ thống. Ðể thiết kế một hệ thống bằng phương pháp truyền thống, người thiết kế cần phải đi qua hai bước thực hiện hoàn toàn thủ công đó là: Chuyển từ các yêu cầu về chức năng của hệ thống sang biểu diễn hệ thống bằng hàm Boolean, sau đó chuyển từ hàm Boolean sang sơ đồ mạch của hệ thống. Cũng tương tự khi cần hiểu được một hệ thống, người ta cần phân tích sơ đồ mạch của hệ thống chuyển nó thành các hàm Boolean sau đó mới lập lại được các chức năng, hoạt động của hệ thống. Các bước nói trên hoàn toàn phải thực hiện thủ công không có bất kỳ sự trợ giúp nào của máy tính. Ở đây người thiết kế chỉ có thể sử dụng máy tính làm công cụ hỗ trợ trong việc vẽ sơ đồ mạch của hệ thống (dùng công cụ CAE – Computer Aided Tool) và chuyển từ sơ đồ mạch sang công cụ tổng hợp mạch vật lý. Một nhược điểm khác của phương pháp thiết kế truyền thống là sự giới hạn trong độ phức tạp của hệ thống. Phương pháp dùng hàm Boolean chỉ có thể dùng để thiết kế các hệ thống lớn nhất biểu diễn bởi vài trăm hàm. Phương pháp dựa trên sơ đồ chỉ có thể dùng để thiết kế lớn nhất chứa tới 6000 phần tử. 1.2. PHƯƠNG PHÁP THIẾT KẾ SỐ BẰNG NGÔN NGỮ MÔ TẢ PHẦN CỨNG Ngôn ngữ mô tả phần cứng giải quyết được nhược điểm lớn nhất của các phương pháp thiết kế trước đây. Nếu các phương pháp cũ đòi hỏi phải chuyển đổi từ mô tả hệ thống (các chỉ tiêu về chức năng của hệ thống) sang tập hợp các hàm logic bằng tay thì bước chuyển đổi đó hoàn toàn không cần thiết khi dùng ngôn ngữ mô tả phần cứng. Hầu hết các công cụ thiết kế dùng ngôn ngữ mô tả phần cứng đều cho phép sử dụng biểu đồ trạng thái (finite-state-machine) cho các hệ thống tuần tự cũng như cho phép sử dụng bảng chân lý cho hệ thống tổng hợp. Việc chuyển đổi từ các biểu đồ trạng thái và bảng chân lý sang mã ngôn ngữ mô tả phần cứng được thực hiện tự động. Ngôn ngữ mô tả phần cứng được dùng nhiều để thiết kế cho các linh kiện 10 [...]... PLD), CPLD có một vài khối PLD hay còn gọi là macrocells trong một linh kiện vi điện tử, với mạng kết nối nằm ở giữa Các khối logic đơn giản có thể được thực hiện với một khối đơn lẻ còn các khối logic tinh vi hơn yêu cầu nhiều khối và sử dụng với mạng kết nối chung CPLD có đặc điểm sau: • Mạng kết nối trung tâm • Định thời trước, đơn giản • Định tuyến dễ dàng • Tác động nhanh Hình 2.3 mô tả kiến trúc . ngữ mô tả phần cứng đều cho phép sử dụng biểu đồ trạng thái (finite-state-machine) cho các hệ thống tuần tự cũng như cho phép sử dụng bảng chân lý cho. logic đơn giản có thể được thực hiện với một khối đơn lẻ còn các khối logic tinh vi hơn yêu cầu nhiều khối và sử dụng với mạng kết nối chung. CPLD có đặc