Chương 1: CẤU TRÚC TỔNG QUÁT CỦA FPGA I. Cấu trúc chung 1. Các logic block Cấu trúc và nội dung của logic block được gọi là kiến trúc của nó. Kiến trúc của logic block có thể được thiết kế theo nhiều cách khác nhau. Một số logic block có thể chỉ đơn giản là các cổng AND hai ngõ nhập. Các logic block khác có cấu trúc phức tạp hơn như các multiplexer hay các bảng dò tìm (look-up table). Trong một số loại FPGA, các logic block có thể có cấu trúc hoàn toàn giống PAL. Hầu hết các logic block chứa một số loại flip-flop để hỗ trợ cho việc thực hiện các mạch tuần tự. 2. Khối I/O (IOB) Mỗi chân I/O của linh kiện XC4000 có một IOB lập trình được với các buffer tương thích với các mức tín hiệu của TTL và CMOS. Nó được sử dụng như một lối ra, lối vào hoặc port 2 chiều. Một IOB được đònh cấu hình như một lối vào có thể có lối vào trực tiếp, chốt. Với việc đònh cấu hình một lối ra, IOB có lối ra trực tiếp. Lối ra bộ đệm của IOB có bộ điều khiển skew và slew. Các thanh ghi có giá trò đối với đường dẫn lối vào lối ra của một IOB được truyền các xung đảo riêng biệt. Có một set và reset toàn cục. 3. Các nguồn kết nối Cấu trúc và nội dung của các nguồn kết nối trong FPGA được gọi là kiến trúc routing (routing architecture). Kiến trúc routing gồm các đoạn dây nối và các chuyển mạch lập trình được. Các chuyển mạch lập trình được có thể có nhiều cấu tạo khác nhau như: pass-transistor được điều khiển bởi cell RAM, các cầu chì nghòch (anti-fuse), EPROM transistor và EEPROM transistor. Giống như logic block, có nhiều cách khác nhau để thiết kế các kiến trúc routing. Một số FPGA cung cấp nhiều kết nối đơn giản giữa các logic block, một số khác cung cấp ít kết nối hơn nên routing phức tạp hơn. II. Các loại FPGA trên thò trường Phần này giới thiệu một số họ FPGA của các hãng, trong đó giới thiệu kiến trúc FPGA của các hãng lớn Quicklogic, Xilinx, Actel và Altera Công ty Kiến trúc tổng quát Kiểu khối Logic Công nghệ lập trình Xilinx Symetrical Array Lookup Table Static RAM Actel Row-based Multiplexer- based Anti-fuse Altera Hierarchical- PLD PLD Block EPROM Plessey Sea-of-gates NAND-gate Static RAM Plus Hierarchical- PLD PLD Block EPROM AMD Hierarchical- PLD PLD Block EEPROM QuickLogic Symetrical Array Multiplexer- based Anti-fuse Algotronix Sea-of-gates Multiplexer & Based Gates Static RAM Concurrent Sea-of-gates Multiplexer & Based Gates Static RAM Crosspoint Row-based Transitor Pairs & Multiplexer Anti-fuse CHƯƠNG II: MẠCH XS40 I. Đặc điểm XS40_005XL gồm có:  XC4005XL FPGA  Vi điều khiển 8031  SRAM 32K Byte  Bộ dao động lập trình được 100MHz  Cổng song song  Cổng chuột, bàn phím loại PS/2  Cổng monitor VGA  Led 7 đoạn  84 chân giao tiếp với XSTEND board  Socket EFROM nối tiếp  Jack cắm nguồn 9V DC  Mức điện thế quy đònh 5V/3.3V  Dây cáp tải qua cổng LPT  Phần mềm tiện ích XSTOOL Mạch XS40_005XL là lý tưởng cho việc thực hiện các thiết kế với FPGA, lập trình vi điều khiển hoặc codesign phần cứng/phần mềm. XC4005XL gồm 9000 cổng, hoạt động ở mức thế là 5V. Vì vậy ta có thể nối nó đến các chip TTL. Thiết kế logic số được nạp vào FPGA. Vi điều khiển sử dụng FPGA như một bộ xử lý chung. SRAM 32K byte lưu trữ hoặc cung cấp những chương trình/dữ liệu vi điều khiển như việc lưu trữ thông dụng đối với thiết kế FPGA cơ bản. XC4005XL nối tiếp của FPGAs được hỗ trợ bởi phần mềm XILINX Foundation và Alliance Series. Hình 1: Mô tả các thành phần trên mạch XS40 II. Mô tả mạch XS40 1. Nguồn điện Mạch XS40 sử dụng nguồn 9V để thực hiện các thiết kế logic với bộ vi điều khiển. Đặt mạch XS40 trên một bề mặt không dẫn điện, sau đó cắm nguồn vào jack J9 của mạch như hình 2. Mạch quy đònh điện thế sẽ tạo ra mức thế được yêu cầu bởi phần còn lại của XS40. 2. Kết nối Breadboard Một mạch con không hàn có thể nối đến hai hàng chân của mạch XS40 với những lỗ cắm cách nhau 0.1” (tốt nhất nên chọn một trong những mạch chuẩn của A.C.E). Khi cắm vào, tất cả các chân của FPGA, vi điều khiển và SRAM đều được nối đến những mạch khác trên breadboard. (Các con số được ghi bên cạnh các hàng chân của mạch XS40 tương ứng với số của chân FPGA). Nguồn điện vẫn có thể được cắm vào chân J9 của mạch XS40 hoặc được cắm trực tiếp thông qua một số chân ở bên dưới của mạch. Chỉ cần nối nguồn +5V, +3.3V và nối mass đến các chân của mạch XS40. (Sử dụng nguồn +3.3V nếu mạch XS40 chứa loại XC4000XL của FPGA). Loại mạch XS40 Chân GND Chân +5V Chân +3.3V XS40-005E V1.4 52 2 ; 54 None XS40-005XL V1.4 52 2 54 XS40-010E V1.4 52 2 ; 54 None XS40-010XL V1.4 52 2 54 XS40-010 V1.4 52 2 ; 54 None Bảng 1: Nguồn điện cung cấp cho các chân của mạch XS40 Hình 2: Các kết nối bên ngoài của mạch XS40 Hình 3: Sự sắp xếp các thành phần trên mạch XS40 . XC4000XL của FPGA) . Loại mạch XS40 Chân GND Chân +5V Chân +3.3V XS40-005E V1.4 52 2 ; 54 None XS40-005XL V1.4 52 2 54 XS40- 010 E V1.4 52 2 ; 54 None XS40- 010 XL V1.4 52 2 54 XS40- 010 V1.4 52 2. thể nối nó đến các chip TTL. Thiết kế logic số được nạp vào FPGA. Vi điều khiển sử dụng FPGA như một bộ xử lý chung. SRAM 32K byte lưu trữ hoặc cung cấp những chương trình/dữ liệu vi điều. đối với thiết kế FPGA cơ bản. XC4005XL nối tiếp của FPGAs được hỗ trợ bởi phần mềm XILINX Foundation và Alliance Series. Hình 1: Mô tả các thành phần trên mạch XS40 II. Mô tả mạch XS40 1. Nguồn