Chương 4: Mạch ADC dùng điện áp mẫu V R hình nấc thang  Dạng mạch cơ bản: Để tạo điện áp mẫu nấc thang so sánh với điện áp vào dùng mạch ADC mà số nhò phân vào được lấy từ một mạch đếm lên như hình vẽ. + - DAC n bit Mạch đếm n bit S R Q Q FF EOC CK xung đồng hồ tần số fc START dốc lên V = V R DAC V a (+) Mã số ra V V (t) = V R DAC R t t t  Mạch ADC dùng mạch đếm lên xuống: Nếu ngã ra của mạch so sánh cho thấy V R <V a mạch logic sẽ điều khiển mạch đếm lên, còn ngược lại sẽ được điều khiển đếm xuống. Nếu điện áp V a không đổi, V R sẽ tự dao động xung quanh V a với 2 trò số khác nhau 1 LSB. Khi V a thay đổi chậm, V R theo kòp V a khi đó số đếm của mạch là mã nhò phân tương ứng với trò tức thời của điện áp vào. Nhưng nếu V a biến đổi nhanh, + - DAC n bit Counter Up/Down CK Control Ligic V = V R DAC V a (+) Mã số ra R R V Không thây đổi kòp so với Va(t) V Va(t) V R sẽ không theo kòp V a thì số đếm của mạch đếm không phải là mã nhò phân mong muốn. a. Mạch ADC lấy gần đúng kế tiếp SAR: Các mạch đếm ở trên đều không được dùng trong thực tế. Ở đây xét mạch đổi lấy gần đúng kế tiếp dùng cách đổi điện áp mẫu một cách hiệu quả hơn khiến số lần chuyển đổi ra mã số n bit chỉ mất n chu kỳ xung CK. Mạch đổi gồm mạch so sánh, mạch ghi chuyển đặc biệt và mạch ADC. Mạch ghi chuyển đặc biệt được gọi là mạch ghi lấy gần đúng kế tiếp (Successive Approximation Register: SAR) là mạch có hợp luôn phần điều khiển logic. Khi có xung bắt đầu mạch SAR được đặt lệch về 0. Ngã ra của DAC được làm lệch ½ LSB để tạo đặc tính chuyển đổi, kế đến SAR đưa bit có nghóa lớn nhất (MSB) lên 1, các bit khác bằng 0. Số nhò phân ra ở SAR được đưa vào mạch DAC. Nếu V R >V a (điện áp tương tự vào) ngã ra V c của mạch so sánh mức [0] khiến SAR bỏ đi MSB (làm cho nó bằng 0). Nếu V R <V a thì V c ở mức cao khiến SAR giữ lại bit MSB (làm cho nó vẫn bằng 1). Tiếp theo, SAR đưa bit có nghóa kế tiếp lên 1 và được quyết đònh bởi cách thức như bit MSB ở trên. Tiếp tục như vậy cho đến bit cuối cùng của SAR, lúc đó V a gần V R nhất. b. Mạch ADC dùng tín hiệu dốc đơn. (Single ramp converter) : CK R DAC + SAR - V = V DAC n bit Mã số ra Vc Va(t) START Tín hiệu chuẩn từng nấc được tạo bởi mạch ADC có thể được thay thế bởi điện áp chuẩn dốc liên tục do mạch tạo tín hiệu dốc lên liên tục tạo ra. Ban đầu: Mạch so sánh SS 1 có V (-) =V a >V (+) =V offset  ngã ra của SS 1 là V C1 =[0]. Mạch so sánh SS 1 có V (+) =V offset < V (-) =0  ngã ra của SS 1 là V C2 =[0].  Khi cho xung START đặt vào mạch đếm n bit về 0 và khởi động mạch tạo tín hiệu dốc lên, V R từ giá trò hơi âm tăng đến khi đường dốc cắt trục 0V. Trong khoảng thời gian t 1 – t 2 . Mạch SS 2 : V (+) =V R > V (-) =0  V C2 =[1]. Mạch SS 1 : V (+) =V R < V (-) =V a  V C1 =[0]. Tại FF S=0 Q=0  R=START =1 Q=1. FF Mạch tạo tín hiệu dốc lên Mã số ra Q S + START EOC Q Mạch đếm n bit - R - + Vc (t) Vc (t) Va (t) V R 2 1 CK Tại cổng AND Q =1  Đưa xung CK vào bộ đếm. V C2 high high t t t t t t EOC CK Vc Vc Va,V START Voffset 1 2 R Tc Hình a. - + V R Ổn đònh vào Vr(t) Hình b. R R C  Khi V R >V a : Mạch SS 1 : V R =V (+) > V (-) =V a  V C1 =[1]. Tại FF: S=V C1 =[1]. Q=1=EOC R= hết xung START =[0] Q=0 Đóng cổng AND lại không cho xung CK vào mạch đếm, tạo tín hiệu EOC. Tín hiệu dốc lên thường được tạo bởi mạch tích phân nối đến điện áp mẫu V R (hình b). . Chương 4: Mạch ADC dùng điện áp mẫu V R hình nấc thang  Dạng mạch cơ bản: Để tạo điện áp mẫu nấc thang so sánh với điện áp vào dùng mạch ADC mà số nhò phân vào được lấy từ. V a thay đổi chậm, V R theo kòp V a khi đó số đếm của mạch là mã nhò phân tương ứng với trò tức thời của điện áp vào. Nhưng nếu V a biến đổi nhanh, + - DAC n bit Counter Up/Down CK Control. lớn nhất (MSB) lên 1, các bit khác bằng 0. Số nhò phân ra ở SAR được đưa vào mạch DAC. Nếu V R >V a (điện áp tương tự vào) ngã ra V c của mạch so sánh mức [0] khiến SAR bỏ đi MSB (làm cho