Đang tải... (xem toàn văn)
Kiến trúc hệ VXL
1P&I-Ch1:Architecture 1Ch.1 Kiến trúc hệ VXL – MT Kiến trúc thiết bị hệ kinh điển, các hệ nhúng Kiến trúc hệ máy tính ‘Hi Performance’ - desktop Hoạt động của hệ thống.P&I-Ch1:Architecture 21.1. Kiến trúc Hệ VXL, Máy tính kinh điển – Embedded systems1.1.1. Sơ đồ:3 phần:-CS, -Ngoại vi & - Interface 2P&I-Ch1:Architecture 31.1.1. a. Central Sub System – CS: + CPU: Central Processing Unit:• Khái niệm: Là bộ điều khiển trung tâm, thực hiện công việc được giao đặt trong bộ nhớ chương trình bằng cách thực hiện các phép xử lý lên các biến nhị phân và điều khiển thiết bị ngoại vi. • Công việc bao gồm:– Tìm lệnh, giải mã lệnh, [tìm toán hạng, xử lý và cất kết quả],– In/Out với các port kiểu Interrupt và DMA để điều khiển thiết bị ngoại vi.P&I-Ch1:Architecture 4¾Đặc trưng – Specifications:• Kích thước toán hạng (bit): 4, 8, 12, 16, 32, 64 .• Tốc độ xử lý: Mips/Gips, clock multiplier,• Kiến trúc: – RISC (Reduced Instruction Set Computer)vs CISC (Complex Instruction Set Computer),– DSP – Digital Signal Processor,– Micro Controller (Micro Computer One Chip - All in one)• Pinning/Signalling (Data/Address - Mux, Control bus, IRQ, HRQ, RD/WR .),• Register set,• Instruction set – Addressing Modes,• Power: Slow/ sleep/ power down modes• . 3P&I-Ch1:Architecture 5+ Memories (Semiconductor): K/n & ROM:Khỏi nim: Lu thụng tin (ch/tr v s liu) dng nh phõn, Dung lng ln (upto 100s Mega bit), tc truy nhp nhanh (downto ns access time). Physically: tớnh cht vt lý nh th no? ROMs: Mask ROM, PROM, EPROM, EAROM, OTROM, NonVolatile mem, . L b nh ch c, vn lu thụng tin khi mt in, Package : byte Access time:100 120ns Ghi/np ni dung: T/b chuyờn dựng (ROM Burner /Programmator) Shadow ROM?: copy ni dung t ROM sang DRAM mi khi khi ngP&I-Ch1:Architecture 6Memories (Semiconductor): SRAMắ Lu thông tin tạm thời, không lu đợc khi mất điện, đọc và ghi đợc, [Read/Write Mem].ắStatic RAM:ắ nhanh (80 3 ns), ắ byte/nibble package,ắ mật độ byte/chip nhỏ (upto 64/256 KB/ chip), ắ đắt, tiêu thụ công suất nhiều,ắ CMOS RAM: chậm và tiêu thụ cực ít, less àW. Vdụ: MC 146818 RealTimeClock-CMOS RAM ắ Dùng trong các hệ nhỏ, cache memory. 4P&I-Ch1:Architecture 7Memories (Semiconductor): DRAMDynamic RAM: DRAM: Tốc độ/Access time (50-70ns), [10 20ns] Pre-fetched Mật độ bit/chip >> (1 Gbit/chip 1996, Korea), bit package => DRAM bank, Tiêu thụ công suất nhỏ. Thông tin chỉ lu đợc 10ms => refreshing DRAM với chu kỳ @ 7,5ms => phức tạp. Dùng trong các h có dung lợng nhớ lớn: máy tính, máy chủ .P&I-Ch1:Architecture 8Memories (Semiconductor): FLASH & OthersFlash memory:EAROM typed, đọc đợc, xoá từng bank, ghi lại đợc từng byte. Thông tin lu đợc 20 nm, dùng nhiều hiện ti và tơng lai: BIOS, diskchip, USB stick Mem, uC .Serial EAROM/FLASH: dùng để lu configuration, dùng bus I2C (Philips). Ví dụ ứng dụng : thẻ vi mạch, TV, .Dual [Quad] Ported RAM: Switching Sys., PGARAM-DAC: VGA, VoiceChipPCMCIA 5P&I-Ch1:Architecture 9Memories (Semiconductor): Logically:Bộ nhớ chứa thông tin gỡ? Program memory: chứa ch/tr đang đợc thực hiện Data memory: các biến ngẫu nhiên, biến có cấu trúc, số liệu có kiểu truy nhập đặc biệt FIFO, LIFO (Stack memory).P&I-Ch1:Architecture 10+ Controllers:[Optional], vi mạch, nâng hiệu nang (performance) hệ thống, bao gồm: Bộ điều khiển u tiên ngắt PIC Priority Interrupt Controller, Intel 8259A Bộ điều khiển truy nhập trực tiếp bộ nhớ DMAC Direct memory Access Controller, Intel 8237A. Timer: mạch tạo các khoảng thời gian, PIT-Programmable Interval Timer, Intel 8254. Mạch quản trị nhớ: MMU- Memory Management Unit, sau này, thờng đợc built on chip với CPU. Bus controller/Arbitor . 6P&I-Ch1:Architecture 11 PCB (Printed Circuit Board)/ Cable (Twisted pairs, flat ), slot, connector . dùng để chuyển thong tin và năng lợng. Nối hơn 1 slave/master device, time sharing (dùng chung) Thông tin: Address, data, control, status, Power Supply Chiều (dir), 3 state (Hi Z), LoadingADDRESS BUS: Từ các BusMaster (CPU, DMAC, PCI host Controller) đến SlaveDevices (Mem, Ports) để chọn/ chỏ từng IO/ Mem location trong từng chu kỳ bus n Addr bit ẻ 2nMem Locations & 2mIO Locations, m<n+ System Bus:K/n & Addr busP&I-Ch1:Architecture 12System Bus :Data bus Data bus: Số bit (thờng) phù hợp với kích thớc ALU (8/16/32/64 bit) Chuyển Op-code (m lệnh) trong chu kỳ máy M1, - CPU <= Program Memory, trong các bus cycle M1 Vận chuyển data: - CPU <=> Data memory,- CPU <=> IO Ports và- Data Memory <=> IO Ports, DMA 7P&I-Ch1:Architecture 13System Bus :Control/Status bus: gåm c¸c tÝn hiÖu – control bus: Control/ Response: CPU to Others (MEMR, MEMW, IOR, IOW, INTA, HLDA, BHE .), from CPU Status/Request to CPU: IRQ, HRQ, Ready, . to CPUP&I-Ch1:Architecture 14System Bus: Power Supply:+5V ±5%, 10 ®Õn 20 Amp, cÊp cho c¸c Vi m¹ch sè, RedWire. (3.3V and less) Ground, Gnd, 0V, signal reference ground, chassis, BlackWire. +12V ±10%, 1Amp, cÊp cho c¸c m¹ch analog, motors, RS232, YellowWire. -12V ±10%, 1Amp, (nh− trªn), BlueWire. -5 V±5%, 0.5 Amp, analog circuitries, WhiteWire. Power good: OrangeWire. Nguån th«ng minh: AXT 8P&I-Ch1:Architecture 151.1.1.b. Thiết bị Ngoại vi: Input, Output và dada Storage devicesData Input Devices:-Key board/ Key pad, Touch SCR: số phím, công nghệ phím, kiểu dò phím, output code, ghép nối CS- Mouse, track ball- Scanner, Camera, Camcoder Optical Mouse, BarCode reader: Colors, resolution, f, công nghệ CCD - Charge Couple Device, graphics file bit map - bmp. - Digitizer, nhập graphics file vector - bản đồ- Light Pen, Joy stick (Games)- Demodulator (MODEM): Giải điều chế Kiểu điều chế, tốc độbps, kiểu nén - Microphone,- Reader: RFID Radio Frequency Identification, Finger print -Laser/ LED- Sensor, Transducers, Transmitters: Vật liệu, thiết bị, biến đổi các đại lợng vật lý - không điện, thành tin shiệu điện độnhậy, độ tuyến tính, dải đo .P&I-Ch1:Architecture 161.1.1.B. T/bị Ngoại vi: Data Output Devices: - Displays: Kiểu hiển thị: Point/ 7Seg/ Text/ Graphics; Mono Chrome/Color (color numbers); Size, indoor/outdoor, Resolution, Rate of Refreshing .- Công nghệ:- LED (Light Emitting Diodes): point, 7(16) Segment, Matrix character box (Bill Board), Outdoor LED Screen .- Organic LED, - LCD (Liquid Crystal Display): single color, color, active, TFT (thin film transistor- CRT (Cathode Ray Tube). 9P&I-Ch1:Architecture 171.1.1.b. T/bÞ Ngo¹i vi: Data Output Devices:Printers:- Spec: Text-Graphics, Mono-Color, Resolution, ppm –page per minute, Size, Line-PostScript, media . :- Pin Printer,- Jet Printer,- Laser Printer,- Thermal Transfer Printer, barcode Printer.- High Speed Text Printer,- .P&I-Ch1:Architecture 181.1.1.b. T/bÞ Ngo¹i vi: Data Output Devices: Others- Plotter, jet- Modulator (MODEM), ®iÒu chÕ- Speaker- Actuator: Motor (dc/ac, Step), Relay, Valve, 10P&I-Ch1:Architecture 191.1.1.b. T/bị Ngoại vi: Massive Storages:- Magnetic devices: FDD, HDD, RAID, Tape backup drive .- Optical devices: CD [Writer] Drives, Magnetic Optic disk drive .- Semiconductor devices: FlashChip, PCMCIA Card .- Tốc độ truy nhập cao, dung lợng lớn P&I-Ch1:Architecture 201.1.1.c. Interface:Lý do cần interface: khác nhau gia CS và wide world: Mức tín hiệu (dòng, áp, analog . ), kiểu biểu diễn tin tức (nhiệt độ, áp suất, level . bit) Tốc độ làm việc/tốc độ trao đổi số liệu, Không đồng bộ . Nên cần có mạch điện tử để thích ứng (Adapting - ports) và ch/tr điều khiển, gồm: Thiết bị (Hardware Circuitries - Adaptors): cổng IO: Input/Output Ports: (Parallel/Serial): ghep ni với Computerized devices PPP (KB, Printer, Mouse, Scanner, Modem, camera, . dùng VXL đa nang) Controllers: thực chất là nhng hệ VXL chuyên dùng - đểghép nối với nhung thiết bị chuyên dùng FDC, HDC (IDE, EIDE), CRTC (EGA, VGA, SVGA .) Converter: để chuyển đổi tín hiệu số thành tơng tự vàngợc lại: ADC, DAC, ví dụ sound card [...]... CPU. 15 P&I-Ch1:Architecture 29 1.2. Hoạt động của hệ thống:1.2.1. Lu đồ tổng quát: reset ProgCounter = ResetAddr/vector DMA? IRQ? DMA? Machine On Halt OpCode Fetch OpCodeDecode Execute PC = Intr. Vector MaskOn n n n n Hình 1.3. Lu đồ tổng quát của VXL (Motorola), Training courses y y y y y P&I-Ch1:Architecture 30 1.2. Hoạt động của hệ thống: 1.2.2. Reset : ã Cold Start: Bấm nút reset/Power-On... bị (Hardware Circuitries - Adaptors): cổng IO: • Input/Output Ports: (Parallel/Serial): ghep nối víi Computerized devices PPP (KB, Printer, Mouse, Scanner, Modem, camera, dùng VXL đa nang) ã Controllers: thực chất là nhng hệ VXL chuyên dùng - để ghép nối với nhung thiết bị chuyên dùng FDC, HDC (IDE, EIDE), CRTC (EGA, VGA, SVGA ) ã Converter: để chuyển đổi tín hiệu số thành tơng tự và ngợc lại: ADC,... thiết bị trong hệ cùng đợc reset. (Sau khi reset, CPU sÏ tim vµ t/h lƯnh – với các thủ tục sau) ã Warm Start: do lệnh gọi, (Int 19h, Ctrl_Alt_Del) • POST (Power On Self Test - ch/tr monitor/ BIOS) để kiểm tra mọi thiết bị theo nguyên tắc ghi và đọc lại (Registers, RAM) hoặc đọc và kiểm tra Check Sum (ROM). ã Initializing - khởi tạo: đặt các tham số => configuring. ã [Máy tính - Nạp hệ ®iỊu hµnh... OS: ‘Block Typed Devices’: tÇn suÊt vËn chuyÓn cao, nhanh, data block 12 P&I-Ch1:Architecture 23 Case study PC layers Fig. 1b: PC’s Layers (IBM PC Institute) P&I-Ch1:Architecture 24 1.1.2. kiến trúc máy tính hiệu năng cao hi performance architecture (server, desktop, laptop) 5 P&I-Ch1:Architecture 9 Memories (Semiconductor): Logically : Bé nhí chøa th«ng tin gì? Program memory: chứa... Interrupt và DMA để điều khiển thiết bị ngoại vi. P&I-Ch1:Architecture 4 ¾Đặc trưng – Specifications: • Kích thước tốn hạng (bit): 4, 8, 12, 16, 32, 64 • Tốc độ xử lý: Mips/Gips, clock multiplier, • Kiến trúc: – RISC (Reduced Instruction Set Computer)vs CISC (Complex Instruction Set Computer), – DSP – Digital Signal Processor, – Micro Controller (Micro Computer One Chip - All in one) • Pinning/Signalling...19 P&I-Ch1:Architecture 37 • Key organization: matrix • Key polling: – Line reversal technique: (Fig. 1.5) – Scan (Fig. P&I-Ch1:Architecture 38 17 P&I-Ch1:Architecture 33 1.2. Hoạt động của hệ thống: Có 8 CPUs BusCycles: • M1, opcode fetching, Addr =>Program mem, -MEMR • Data mem Reading, Addr=>Data mem, -MEMR • Data mem Writing, Addr=>Data mem, -MEMW • Input Port Reading, Addr=>... ah,0 mov dx,offset xau int 16h ; BIOS same int 21h mov ah,1 int 21h 16 P&I-Ch1:Architecture 31 1.2.3. DMA: (Xem Ch. 3.2.) 1.2.4. Interrupt: (Xem Ch. 3.3.) P&I-Ch1:Architecture 32 1.2. Hoạt động của hệ thống: 1.2.5. Tìm và thực hiện lệnh : Diễn ra chủ yếu trong thời gian hoạt động, ngoại trừ lệnh HLT. Ch/tr ngôn ngữ máy: tập hợp các lƯnh cã cÊu tróc, cã nghÜa, thùc hiƯn 1 tht toán. Chu kỳ lệnh (Instruction... các biÕn ngÉu nhiªn, biÕn cã cÊu tróc, sè liệu có kiểu truy nhập đặc biệt FIFO, LIFO (Stack memory). P&I-Ch1:Architecture 10 + Controllers: [Optional], vi mạch, nâng hiệu nang (performance) hệ thống, bao gồm: ã Bộ điều khiển u tiên ngắt PIC – Priority Interrupt Controller, Intel 8259A Bé ®iỊu khiĨn truy nhËp trùc tiÕp bé nhí DMAC – Direct memory Access Controller, Intel 8237A. Timer:... Acknowledge, -INTA, • Halt, waiting for Ext. Intr. hoặc reset ã Bus Idle Thêm 2 chu kỳ bus của DMAC: ã IOR-MemW DMA bus cycle và ã MemR-IOW DMA bus cycle. P&I-Ch1:Architecture 34 1.2. Hoạt động của hệ thống: 1.2.6. Wait State (Ready): ắ Thờng dùng để ghép nối: bộ nhớ, ngoại vi tốc độ chậm. ắ Hot ng Khi BusMaster phát địa chỉ & tín hiệu đọc/ghi (thêm các tín hiệu khác) ®Ĩ thùc hiƯn 1 chu kú bus, . 1P&I-Ch1:Architecture 1Ch.1 Kiến trúc hệ VXL – MT Kiến trúc thiết bị hệ kinh điển, các hệ nhúng Kiến trúc hệ máy tính ‘Hi Performance’ - desktop Hoạt động của hệ thống.P&I-Ch1:Architecture. Performance’ - desktop Hoạt động của hệ thống.P&I-Ch1:Architecture 21.1. Kiến trúc Hệ VXL, Máy tính kinh điển – Embedded systems1.1.1. Sơ đồ:3 phần:-CS, -Ngoại