Thiết kế bộ đo tần số hiển thị bằng led 7 đoạn

19 311 0
Thiết kế bộ đo tần số hiển thị bằng led 7 đoạn

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI KHOA : ĐIỆN TỬ ĐỒ ÁN MÔN HỌC Đề tài: Thiết kế bộ đo tần số hiển thị bằng led 7 đoạn. GVHD : Nguyễn Anh Dũng Sinh viên thực hiện : Nguyễn Xuân Chiến Nguyễn Ngọc Huy Nguyễn Quang Vọng LỜI NÓI ĐẦU. Trường ĐH công nghiệpHà Nội tiền thân là trường cao đẳng công nghiệp Hà Nội được hình thành và phát triển với một bề dầy lịch sử, là cái nôi đào tạo công nhân kĩ thuật cao . Cùng với sự phát triển và đi lên của nhà trường, khoa Điện tử -Tự động hóa măc dù là một khoa mới được thành lập nhưng đã đóng góp không nhỏ vào thành công của nhà trường . Trong thời đại ngày nay đất nước ta đang trên đường hội nhập quốc tế đặc biệt là hội nhậpWTO. Đất nước ta đang trên đà phát triển mạnh mẽ để bắt kịp thế giới chúng ta phải thực hiện chính sách đi tắt đón đầu .Như chúng ta đã biết thế kỷ 21 là thế kỷ của công nghệ thông tin và tự động hóa cả hai ngành này đều liên quan mật thiết đến Điện tử. Ngành công nghiệp Điện tử đang phát triển rất mạnh mẽ trên thế giới ở những nước công nghiệp phát triển ,ở nước ta điện tử là một ngành thực sự là mới mẻ nhưng được nhà nước quan tâm đặc biệt . Tại trường ĐH công nghiệp Hà Nội, khoa Điện tử- Tự động hóa tổ chức đào tạo ba ngành: điện tử công nghiệp , điện tử viễn thông, điện tử máy tính. Vi Điều Khiển là môn học trực thuộc bộ môn điện tử công nghiệp, TBĐKCN đã và đang dần được số hóa. Được sự phân công và hướng dẫn của thầy Nguyễn Anh Dũng, nhóm em đã nghiên cứu đề tài này. Mặc dù cố gắng rât nhiều trong việc tìm hiểu tài liệu và được sự hướng dẫn nhiệt tình của thầy giáo nhưng do còn nhiều hạn chế nên không tránh khỏi những thiếu sót về tài liệu, về ngôn ngữ, cách trình bày Chúng em rất mong được thông cảm và góp ý của thầy. Cuối cùng chúng em xin chân thành cảm ơn! Hà Nội Ngày: 1/2/2010 nhóm sinh viên: Nguyễn xuân chiến Nguyễn ngọc huy Nguyễn Quang Vọng I.Giíi thiÖu tæng quan vÒ hä 8051 Vi điều khiển 8051 – M« tả phần cứng Vi điều khiển 8051 lµ một trong những họ vi điều khiển 8bit th«ng dụng nhất trªn thế giới. Vi điều khiển nµy được chế tạo lần đầu tiªn bởi h·ng Intel, sau đã được c¸c h·ng kh¸c chế tạo dưới dạng c¸c dẫn xuất kh¸c nhau. C¸c dẫn xuất nµy đều cã chung một kiến tróc giống với vi điều khiển 8051 kinh điển. Thªm vµo đo, tïy theo từng loại mµ c¸c chip dẫn xuất được tÝch hợp thªm c¸c ngoại vi kh¸c nhau (như ADC, SPI, EEPROM, capture/compare channels…), tÝnh năng cũng được n©ng cao để phï hợp với c¸c ứng dụng ngµy cµng phức tạp. Trước hết xin giới thiệu một số tính năng của họ vi điều khiển 8051 (lưu ý là những tính năng này là của vi điều khiển 8051 kinh điển): - CPU 8bit được thiết kế tối ưu cho các ứng dụng điều khiển. - Co cac khả năng xử lý bit logic. - Không gian bộ nhớ chương trình 64Kbyte. - Không gian bộ nhớ dữ liệu 64 Kbyte. - Tích hợp 4Kbyte bộ nhớ chương tr×nh trªn chip. - Tích hợp 128byte bộ nhớ RAM trên chip. - Cã 32 đường vµo/ra 2 chiều có thể định địa chỉ đến từng bit. - Tích hợp 02 timer 16bit. - Tích hợp UART song song. - Cấu trúc ngắt với 06 nguồn/05 vector ở 02 mức ưu tiên khác nhau. - Tích hợp mạch bộ dao động trên chip. Vi điều khiển đợc giới thiệu ở đây đợc sản xuất theo công nghệ CMOS. Một số loại vi điều khiển thông dụng thuộc họ 8051 có thể kể ra nh: AT89C2051( 20 chân), AT89C4051( 20 chân), AT89C51( 40 chân), AT89C52 ( 40 chân), AT89S51( 40 chân), AT89S52( 40 chân), AT89S53( 40 chân) Sau đây là sơ đồ khối tổng quan của 8051 I-Cấu trúc phần cứng họ 8051( AT 89S52) Sơ đồ chân AT 89S52 Bộ vi điều khiển AT89S52 gồm các khối chức năng chính sau đây: CPU( Central Processing Unit) bao gồm: - Thanh ghi tích luỹ A - Thanh ghi tích luỹ phụ B, dùng cho phép nhân và phép chia - Đơn vị logic học( ALU: Arithmetic Logical Unit) - Từ trạng thái chơng trình( PSW: Progam Status Word) - Bốn băng thanh ghi - Con trỏ ngăn xếp Bộ nhớ chơng trình( Bộ nhớ ROM) gồm 8Kb Flash. Bộ nhớ dữ liệu( Bô nhớ RAM) gồm 256 bytes. Bộ UART( Universal Ansynchronous Receiver and Tranmitter) làm chức năng truyền nhận nối tiếp, nhờ khối này, AT89S52 có thể giao tiếp với máy tính qua cổng COM. 3 bộ Timer /Counter 16 bít thực hiện các chức năng định thời và đếm sự kiện. WDM( Watch Dog Timer) đợc dùng để phục hồi lại hoạt động của CPU khi nó bị treo bởi một nguyên nhân nào đó. WDM ở AT89S52 gồm một bộ Timer 14 bít, một bộ Timer 7 bít, thanh ghi WDTPRG( WDT programable) điều khiển Timer 7 bit và một thanh ghi chớc năng WDTRST( WDM register). Bình thờng WDT không hoạt động( bị cấm), để cho phép WDT, các giá trị 1EH và E1H cần phải đợc ghi liên tiếp vào thanh ghi WDTRST. Timer 14 bit của WDT sẽ đếm tăng dần sau mỗi chu kỳ đồng hồ cho đến giá trị 16383 thì xảy ra tràn. Khi xảy ra tràn, chân RTS sẽ đợc đặt ở mức cao trong thời gian 96.Tosc (Tossc=1/Fosc) và AT89S52 sẽ đợc reset. Khi WDT hoạt động, ngoại trừ reset phần cứng và reset do WDT tràn thì không có cách nào cấm đợc WDT, vì vậy khi sử dụng WDT thì các đoạn mã chơng trình phải đợc đặt trong các khe thời gian từ khi giữa các lần WDT đợc khởi tạo lại Hình: Sơ đồ khối của bộ vi điều khiển 89S52 II- Sơ đồ các chân và chức năng 1. Port 0(P0.0-P0.7 hay từ chân 32 đến chân 39): Gồm 8 chân, ngoài chức năng xuất nhập ra, Port 0 còn là Bus đa hợp dữ liệu và địa chỉ( AD0-AD7), chức năng này sẽ đợc sử dụng khi AT89S52 giao tiếp với thiết bị ngoài có kiến trúc Bus 2. Port 1( P1.0-P1,7 hay từ chân 1 đến chân 8) : Có chức năng xuất nhập theo bit và byte. Ngoài ra, 3 chân P1.5, P1.6, P1.7 đợc dùng để nạp ROM theo chuẩn ISP, 2 chân P1.0 và P1.1 đợc dùng cho bộ Timer 2 3. Port 2( P2.0- P2.7 hay từ chân 21 đến chân 28): Là một port có công dụng kép: là đờng xuất nhập hoặc là byte cao của bus địa chỉ đối với các thiết kế dùng bộ nhớ mở rộng. 4. Port 3( P3.0- P3.7 hay từ chân 10 đến chân 17): Mỗi chân trên port 3 ngoài chức năng xuất nhập ra còn có một chức năng riêng: Bit Tên Chức năng P3.0 RXD Dữ liệu nhận cho port nối tiếp P3.1 TXD Dữ liệu phát cho port nối tiếp P3.2 INT0 Ngắt 0 bên ngoài P3.3 INT1 Ngắt 1 bên ngoài P3.4 T 0 Ngõ vào của Timer/Counter 0 P3.5 T 1 Ngõ vào của Timer/Counter 1 P3.6 WR Xung ghi bộ nhớ dữ liệu bên ngoài P3.7 RD Xung đọc bộ nhớ dữ liệu bên ngoài 5. RST( Reset- chân 9): Mức tích cực của chân này là mức 1, để reset ta phải đa mức 1(5V) đến chân này với thời gian tối thiểu 2 chu kỳ máy( tơng đơng 2uS đối với thạch anh 12MHz. Trạng thái của các thanh ghi khi reset, khi reset thì trạng thái của các thanh ghi không thay đổi 6. Cỏc ngừ vo b dao ng Xtal1, Xtal2: . cho đến giá trị 16383 thì xảy ra tràn. Khi xảy ra tràn, chân RTS sẽ đợc đặt ở mức cao trong thời gian 96.Tosc (Tossc=1/Fosc) và AT89S52 sẽ đợc reset. Khi WDT hoạt động, ngoại trừ reset phần cứng. tao xung vi cỏc tn s tng ng vi 3 di tren nôi 2 ni dung: Vi yờu cu ca bi to n ta pha dung mt mch to xung dung ic 555 to ra tn s ng vi 3 di trờn , xung ny thụng qua cụng tc SW3 (t õy ta cú th. l 12 Mhz- 24Mhz. . . 7 . EA( External Access): EA thờng đợc mắc lên mức cao( +5V) hoặc mức thấp( GND). Nếu ở mức cao, bộ vi điều khiển thi hành chơng trình từ ROM nội. Nếu ở mức thấp, chơng

Ngày đăng: 14/05/2014, 23:15

Từ khóa liên quan

Tài liệu cùng người dùng

  • Đang cập nhật ...

Tài liệu liên quan