Đang tải... (xem toàn văn)
CO2008 KIẾN TRÚC MÁY TÍNH Khoa Khoa Học và Kỹ Thuật Máy Tính Đại học Bách Khoa – Tp HCM 08/2019 Bài tập/Thực hành 9 CHƯƠNG 5 BỘ NHỚ ẢO Mục tiêu • Hiểu được nguyên lý hoạt động của bộ nhớ ảo • Tính toá[.]
CO2008 - KIẾN TRÚC MÁY TÍNH Khoa Khoa Học Kỹ Thuật Máy Tính Đại học Bách Khoa – Tp.HCM 08/2019 Bài tập/Thực hành CHƯƠNG BỘ NHỚ ẢO Mục tiêu • Hiểu nguyên lý hoạt động nhớ ảo • Tính tốn cấu hình nhớ ảo • Xác định hiệu suất nhớ Yêu cầu • Xem slide nhớ ảo • Nộp file code hợp ngữ đặt tên theo format Bai*.[pdf,txt] chứa thư mục Lab9_MSSV Bài tập Thực hành Bài 1: Một hệ thống tham chiếu đến địa ảo bên dưới: 12948, 16350, 49419, 46814, 13975, 40004, 12707, 52236 Giả sử trang có kích thước 16KB/page, bảng TLB quan hệ tồn phần với phần tử, dùng giải thuật LRU(least recently Used) cho việc thay trang Khi trang chuyển từ đĩa lên nhớ chính, đưa vào trang trang lớn page table cộng Các trang lần lược nạp vào theo thứ tự trên, bắt đầu thời điểm mà TLB Page table có trạng thái đây: Valid 1 Tag 11 Bảng 1: TLB Physical Page Number 12 LTU bit (*) (*) hệ số cao tham chiếu nhiều (a) Xác định số lần hit TLB truy xuất dãy địa trên? (b) Xác định số lần lỗi trang truy xuất dãy địa trên? (c) Xác định nội dung dòng thứ (tag = 2) bảng page table truy xuất dãy địa trên? Bài 2: Cho cấu hình nhớ ảo bảng bên dưới: (a) Tính tốn tổng khích thước bảng phần trang hệ thống chạy ứng dụng, biết nhớ sử dụng nửa (b) Tính tốn tổng khích thước bảng phần trang hệ thống chạy ứng dụng, biết nhớ sử dụng nửa, hệ thống sử dụng bảng phân trang với 256 entries.Giả sử entry bảng phân trang byte Xác định kích thước tối thiểu, tối đa để đáp ứng hệ thống Bảng 2: Page Table Physical page or in Disk Disk Disk 11 Disk Disk Disk 12 Valid 0 1 1 0 1 Virtual Address Size (kích thước địa ảo) 32 bits Page Size (kích thước trang) KB Page Table Entry Size (Kích thước dịng bảng phân trang) bytes (c) Người thiết kế muốn tăng kích thước trường index nhớ ảo, tag nhớ 4K Lúc cấu hình nhớ đẹpA cache designer wants to increase the size of a KB virtually indexed, physically tagged cache Given the page size listed in the table above, is it possible to make a 16 KB directmapped cache, assuming words per block? How would the designer increase the data size of the cache? Bài tập TextBook 5.2, 5.3, 5.4, 5.6, 5.7, 5.10, 5.11, 5.12