BÀI GIẢNG THIẾT KẾ SỐ DÙNG NGÔN NGỮ MÔ TẢ PHẦN CỨNG docx

131 1,111 15
  • Loading ...
1/131 trang
Tải xuống

Thông tin tài liệu

Ngày đăng: 01/04/2014, 04:23

BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC KINH TẾ - KỸ THUẬT CÔNG NGHIỆP KHOA ĐIỆN - ĐIỆN TỬ - BỘ MÔN ĐIỆN TỬBÀI GIẢNG THIẾT KẾ SỐ DÙNG NGÔN NGỮTẢ PHẦN CỨNG Đối tượng: HSSV trình độ Đại học, Cao đẳng, TCCNNgành đào tạo: Dùng chung cho Khối ngành Công nghệLưu hành nội bộ1BỘ CÔNG THƯƠNGTRƯỜNG ĐẠI HỌC KINH TẾ- KỸ THUẬT CÔNG NGHIỆPKHOA ĐIỆN - ĐIỆN TỬ *** ĐỀ CƯƠNG CHI TIẾT HỌC PHẦNTHIẾT KẾ SỐ DÙNG NGÔN NGỮMÔ TẢ PHẦN CỨNG (Theo phương thức đào tạo theo học chế tín chỉ)Số tín chỉ : 02Ngành đào tạo : CÔNG NGHỆ ĐIỆN TỬ VIỄN THÔNGTrình độ đào tạo : ĐẠI HỌC - Năm 2012 -2BỘ CÔNG THƯƠNG CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAMTrường Đại học Kinh tế - Kỹ thuậtCông nghiệpĐộc lập- Tự do- Hạnh phúcCHƯƠNG TRÌNH TRÌNH ĐỘ ĐẠI HỌCNGÀNH ĐÀO TẠO: CÔNG NGHỆ ĐIỆN TỬ VIỄN THÔNG ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN1. Tên học phần: Thiết kế số dùng ngôn ngữ tả phần cứng Mã số: 2. Số tín chỉ : 02 3. Tính chất học phần: Bắt buộc.4. Học phần thay thế, tương đương: Không.5. Phân bổ thời gian giảng dạy trong học kỳ: 2(26, 8, 3)/ 12 (12 tuần thực học)- Số tiết thực lên lớp: 34 tiết. Lý thuyết: 26 tiết chuẩn. Thảo luận: 8 tiết- Số giờ sinh viên tự học: 4 giờ/tuần x 12 tuần = 48 giờ.6. Đánh giá: Theo quy chế và quy định của Nhà trường.7. Điều kiện học: - Học phần tiên quyết: Không.- Học phần học trước: - Học phần song hành: Không- Ghi chú khác: 8. Mục tiêu của học phần:Trang bị cho sinh viên những công cụ chính (các phần mềm chuyên dụng) phụcvụ cho thiết kế, tự động thiết kế các vi mạch chuyên dụng và các hệ điều hành, chươngtrình dịch tương ứng. 9. tả vắn tắt nội dung học phần:Trang bị cho người học những kiến thức mới về tối thiểu hoá hàm logic, cácphương pháp biểu diễn và thiết kế mạch dãy. Và cuối cùng là phương pháp thiết kếdùng vi mạch (ROM, PLA, GAL, MUX ). 10. Nhiệm vụ của Sinh viên:- Dự lớp đầy đủ, đúng giờ- Thực hiện tốt các bài tập theo yêu cầu của giáo viên3- Phải đọc và nghiên cứu trước giáo trình, tài liệu tham khảo, chuẩn bị các ý kiếnđề xuất khi nghe giảng.11. Tài liệu học tập:Bài giảng "Thiết kế vi mạch VLSI và ASIC”- Trường ĐH KT-KT CN12.Tài liệu tham khảo: [1] Một số Ebook VHDL [2] Thiết kế VLSI và ASIC, NXB Giáo dục, 2000.[3] Tống Văn On, Nguyên lý mạch tích hợp ASIC lập trình được, Tập 1, 2, NXBTK.[4] Thiết kế mạch logic – Nguyễn Thuý Vân13. Tiêu chuẩn đánh giá Sinh viên: - Theo quyết định số 43/2007/QĐ-BGD&ĐT ngày 15 tháng 08 năm 2007 của Bộ trưởng Bộ Giáo dục và Đào tạo.- Theo quyết định số 25/2006/QĐ-BGD&ĐT ngày 26 tháng 06 năm 2006 của Bộ trưởng Bộ Giáo dục và Đào tạo.- Theo quyết định số 29/QĐ-ĐHKTKTCN ngày 09 tháng 10 năm 2007 của Hiệu trưởng Trường Đại học Kinh tế - Kỹ thuật Công nghiệp.- Hình thức thi kết thúc học phần: Thi viết14. Cán bộ tham gia giảng dạyLà giáo viên cơ hữu, giáo viên kiêm nhiệm, giáo viên thỉnh giảng do Khoa, Bộmôn quản lý, phân công giảng dạy khi có đủ các điều kiện, tiêu chuẩn, được Hiệutrưởng duyệt.14.1. Giảng lý thuyếtGiảng viên có học vị từ Thạc sỹ trở lên, có kinh nghiệm trong giảng dạy hoặchướng dẫn thảo luận, được Bộ môn phân công.14.2. Hướng dẫn làm bài tập, bài tập lớn, thảo luận, thực hành môn học, thínghiệm, tiểu luận.Là giảng viên, giáo viên có học vị từ Cử nhân trở lên, có kinh nghiệm trong giảngdạy hoặc hướng dẫn thảo luận, được Bộ môn phân công.15. Nội dung chi tiết học phần (2 tiết/tuần)TuầnthứNội dungTài liệuhọc tập,tham khảoHình thứchọc1Chương 1: Các loại mã sử dụng thiết kế mạch bằngVHDL1.1. Giới thiệu công nghệ thiết kế mạch bằngVHDL1.1.1. Ứng dụng của công nghệ thiết kế mạch bằngVHDL1.1.2. Quy trình thiết kế mạch bằng VHDL1.1.3. Công cụ EDA1,2,3 Giảng41.1.4. Chuyển mã VHDL vào mạch1.2. Cấu trúc mã thiết kế mạch bằng VHDL1.2.1. Các đơn vị VHDL cơ bản1.2.2. Khai báo Library1.2.3. Entity ( thực thể)1.2.4. ARCHITECTURE ( cấu trúc)1.2.5. Các ví dụ2Chương 2: Cơ sở lý thuyết2.1. Các cơ sở vi điện tử và giới thiệu công nghệMOS2.1.1. Giới thiệu công nghệ IC2.1.2. Quan hệ giữa MOS và công nghệ VLSI2.1.3. Các chế độ làm việc của MOS transitor2.1.4. Chế tạo nMOS và CMOS2.2. Các thuộc tính điện cơ bản của mạch MOSvà BiMOS2.2.1. Quan hệ giữa dòng điện và điện áp2.2.2. Điện áp ngưỡng của MOS transitor2.2.3. Độ hỗ dẫn2.2.4. nMOS đảo2.2.5. CMOS đảo2.2.6. Thuộc tính của transitor npn lưỡng cực1,2,3 Giảng3 Chương 3: Quy trình thiết kế hê thống VLSI3.1. Công nghệ chế tạo CMOS và các qui tắcthiết kế3.1.1. Giới thiệu3.1.2. Các bước chế tạo3.1.3. Các qui tắc thiết kế3.2. Bố trí hệ thống3.2.1. Giới thiệu3.2.2. Qui tắc bố trí CMOS và CMOS đảo3.2.3. Bố trí các cổng NAND và NOR củaCMOS3.2.4. Thiết kế các cổng logic phối hợp củaCMOS3.3. Các thông số ảnh hưởng hiệu suất của hệthống3.3.1. Điện dung MOSFET3.3.2. Điện dung bề mặt1,2,3 Giảng53.3.3. Điện dung ký sinh3.3.4. Điện trở các mối nối3.3.5. Trễ4 Bài tập chương 1,2 1,2,3 Thảo luận53.4. Thu nhỏ mạch MOS3.4.1. hình thu nhỏ và hệ số thu nhỏ3.4.2. Hệ số thu nhỏ cho các thông số của hệthống3.4.3. Giới hạn của việc thu nhỏ3.4.4. Kiểm tra hệ thống3.4.5. Giới thiệu3.4.6. Qui tắc thập phân3.4.7. Các lỗi thường gặp của CMOS3.4.8. Kiểm tra mạch logic phối hợp3.4.9. Công nghệ thiết kế quét1,2,3 Giảng6Chương 4: Công nghệ FPGA4.1. Tổng quan về FPGA4.1.1. Quá trình hình thành FPGA4.1.2. Giới thiệu về FPGA4.1.3. Khả năng ứng dụng của FPGA4.1.4. Một số hình ảnh về Board FPGA4.2. Cơ sở lý thuyết về các mạch lập trình được4.2.1. Phân loại cấu trúc4.2.2. Các thành phần cấu trúc4.2.3. Khối logic lập trình được4.2.4. Khối I/O4.2.5. Cell nhớ cấu hình4.2.6. Kết nối và điểm kết nối4.3. Tổng quan về cấu trúc FPGA4.4. Các công nghệ chế tạo FPGA4.5. Lựa chọn FPGA phù hợp với thiết kế4.6. Quá trình lập trình FPGA1,2,3 Giảng7 Chương 5: Công nghệ thiết kế ASIC5.1. Tổng quan về ASIC5.1.1. Sự phát triển công nghệ bán dẫn5.1.2. Sự ra đời của công nghệ ASIC5.2. Phân loại ASIC1,2,3 Giảng65.3. Một số dòng sản phẩm tiêu biểu hiện nay5.3.1. Các sản phẩm của Xilinx5.3.2. Các sản phẩm của Actel5.3.3. Các sản phẩm của Altera5.4. Qui trình thiết kế ASIC tổng quát5.4.1. Đầu vào thiết kế ASIC5.4.2. Đầu vào thiết kế logic mức thấp5.4.3. Tổng hợp logic5.4.4. phỏng5.4.5. Thử nghiệm ASIC8 Bài tập chương 3,4 1,2,3 Thảo luận95.4.6. Phân chia hệ thống5.4.7. Lên đồ mặt bằng bố trí các khối(floorplanning) và sắp đặt bố trí các phầntử logic trên từng khối (placement)5.4.8. Định tuyến các đường kết nối(routing)5.5. Một số hình thiết kế ASIC trên thế giới5.5.1. Qui trình thiết kế của IBM5.5.2. Qui trình thiết kế của hãng K-micro1,2,3 Giảng10Chương 6: Quy trình thiết kế ASIP6.1. Tổng quan về ASIP6.1.1. Hệ nhúng - Embedded system6.1.2. ASIC, ASIP và hệ nhúng6.1.3. Sự nổi trội của ASIP6.2. Các mức thiết kế một hệ thống số6.3. Các phương pháp thiết kế ASIP6.3.1. Phương pháp sử dụng lại các lõi CPUoff-the-shelf6.3.2. Phương pháp thiết kế lõi CPU dùngriêng 6.3.3. Chi tiết phương pháp sử dụng lại cáclõi CPU off-the-shelf1,2,3 Giảng11 6.4. Đồng thiết kế phần cứng/phần mềm6.4.1. Đặc tả các hành vi của hệ thống6.4.2. Đánh giá phân tích về hệ thống6.4.3. Phân chia hệ thống1,2,3 Giảng76.4.4. Tinh lọc các đặc tả6.4.5. Tổng hợp phần cứng, biên dịch phầnmềm.6.4.6. Đồng tổng hợp và phỏng6.5. Các bài toán tối ưu trong quá trình thiết kếASIP6.5.1. Tối ưu hoá kích thước CPU vàmemory trong các thiết kế hệ thống nhúng6.5.2. Đánh giá độ rộng của tập các thanhghi trong thiết kế ASIP6.6. Một vài công cụ trong hỗ trợ thiết kế ASIP6.6.1. Bộ tổng hợp processor và sinh trìnhbiên dịch Satsuki6.6.2. Trình biên dịch encc6.6.3. SystemC6.7. CASLE1,2,3 Giảng13 Bài tập, thảo luận chương 5, 6 1,2,3 Thảo luận16. Bài tập lớn17. Phần thí nghiệmĐề cương chi tiết này đã được thông qua bộ môn làm cơ sở giảng dạy cho cáclớp hệ đại học của các ngành và chuyên ngành nêu trên. Khoa Tổ bộ môn…………, ngày … tháng … năm 2007Người biên soạn8MỤC LỤC- Năm 2012 21.1. Giới thiệu công nghệ thiết kế mạch bằng VHDL 131.1.1. Ứng dụng của công nghệ thiết kế mạch bằng VHDL 131.1.2. Quy trình thiết kế mạch bằng VHDL 13Bước 2: Nhấp nút Start bên trái cửa sổ để nạp tệp cấu hình này xuống FPGA. Sau khi nạp thành công xuống FPGA, hãy kiểm tra mạch điện này thực hiện trênFPGA có chạy đúng theo chức nămg mong muốn hay không bằng cách dùng cácchuyển mạch SW0 và SW1 để nhập đầu vào rồi quan sát đầu ra hiển thị trên LEDG0 111.1.3. Công cụ EDA 111.1.4. Chuyển mã VHDL vào mạch 121.2. Cấu trúc mã thiết kế mạch bằng VHDL 141.2.1. Các đơn vị VHDL cơ bản 141.2.2. Khai báo Library 141.2.3. Entity ( thực thể) 161.2.4. ARCHITECTURE ( cấu trúc) 161.2.5. Các ví dụ 20Chương 2 252.1. Các kiểu dữ liệu thường dùng 252.1.1. Các kiểu dữ liệu tiền định nghĩa 252.1.2. Các kiểu dữ liệu người dùng định nghĩa 282.1.3. Các kiểu con (Subtypes) 292.1.4. Mảng (Arrays) 302.1.5. Mảng cổng ( Port Array) 322.1.6. Kiểu bản ghi (Records) 342.1.7. Kiểu dữ liệu có dấu và không dấu ( Signed and Unsigned) 342.1.8. Chuyển đổi dữ liệu 352.1.10. Signal và Variable 37a. CONSTANT 37b. SIGNAL 38c. VARIABLE 392.1.11. Các ví dụ 40* Ví dụ 1: Sự phân chia đối với các kiểu dữ liệu 402.2. Các toán tử và thuộc tính 462.2.1. Toán tử 46a-Toán tử gán 462.2.2. Thuộc tính 47c-Thuộc tính được định nghĩa bởi người dùng 48d-Chồng toán tử 49e-GENERIC 492.2.3. Các Ví dụ 50NỘI DUNG BÀI GIẢNG LÝ THUYẾT 5593.1. Các câu lệnh thực hiện song song 553.1.1. Mạch tổ hợp và mạch dãy 553.1.2. Mã song song và mã tuần tự 553.1.3. Sử dụng các toán tử 563.1.4. Mệnh đề WHEN 573.1.5. GENERATE 643.1.6. BLOCK 663.2. Câu lệnh tuần tự 683.2.1. PROCESS 683.2.2. Signals và Variables 703.2.3. Câu lệnh IF 703.2.4. Câu lệnh WAIT 723.2.5. Câu lệnh CASE 753.2.6. Câu lệnh LOOP 793.2.7. Bad Clocking 84THIẾT KẾ MẠCH LOGIC TỔ HỢP 894.1. Mạch mã hoá - mạch giải mã 894.1.1.Thiết kế mạch mã hoá 894.1.2. Thiết kế mạch giải mã 924.2. Mạch đa hợp - mạch giải đa hợp 964.2.1. Thiết kế mạch đa hợp 964.2.2. Thiết kế mạch giải đa hợp 972. Chuẩn bị lý thuyết chương tiếp thep 98Chương 5 995.1. Thiết kế các loại Flip-Flop 995.1.1. Thiết kế Flip-Flop loại JK 995.1.2. Thiết kế flip-flop D có Enable 1015.2. Thiết kế thanh ghi 1025.2.1. Thanh ghi dịch 4 bit 1035.2.2. Thanh ghi dịch 8 bit 1055.1.3. Thiết kế mạch điều khiển 8 LED sáng dần - tắt dần 1065.3. Thiết kế mạch đếm 1085.3.1. Thiết kế mạch đếm vòng 8 bit 1085.3.2. Thiết kế mạch đếm nhị phân 1115.3.3. Thiết kế mạch đếm BCD và giải mã hiển thị LED thanh 1122. Ôn tập tổng kết môn học 11710[...]... là ngôn ngữ tả phần cứng cho các mạch tích hợp tốc độ rất cao VHDL được phát triển để giải quyết các khó khăn trong việc phát triển, thay đổi và lập tài liệu cho các hệ thống số VHDL là một ngôn ngữ độc lập không gắn với bất kỳ một phương pháp thiết kế, một bộ tả hay công nghệ phần cứng nào Người thiết kế có thể tự do lựa chọn công nghệ, phương pháp thiết kế trong khi chỉ sử dụng một ngôn ngữ. .. độc lập với công nghệ chế tạo phần cứng Một tả hệ thống dùng VHDL thiết kế ở mức cổng có thể được chuyển thành các bản tổng hợp mạch khác nhau tuỳ thuộc công nghệ chế tạo phần cứng mới ra đời nó được áp dụng ngay cho các hệ thống đã thiết kế - Khả năng tả mở rộng: VHDL cho phép tả hoạt động của phần cứng từ mức hệ thống số cho đến mức cổng VHDL có khả năng tả hoạt động của hệ thống trên... ta có thể phỏng một bản thiết kế bao gồm cả các hệ con được tả chi tiết - Khả năng trao đổi kết quả: Vì VHDL là một tiêu chuẩn được chấp nhận, nên Một hình VHDL có thể chạy trên mọi bộ tả đáp ứng được tiêu chuẩn VHDL Các kết quả tả hệ thống có thể được trao đổi giữa các nhà thiết kế sử dụng công cụ thiết kế khác nhau nhưng cùng tuân theo tiêu chuẩn VHDL Cũng như một nhóm thiết kế có thể... tả kiến trúc của một phần tử ( hoặc hệ thống) đó là hình hoạt động (Behaviour) hay tả theo hình cấu trúc (Structure) Tuy nhiên một hệ thống có thể bao gồm cả tả theo hình hoạt động và tả theo hình cấu trúc • tả kiến trúc theo hình hoạt động: hình hoạt động tả các hoạt động của hệ thống (hệ thống đáp ứng với các tín hiệu vào như thế nào và đưa ra kết quả gì ra đầu ra)... End process; END arc_behavioral; • tả kiến trúc theo hình cấu trúc: hình cấu trúc của một phần tử (hoặc hệ thống) có thể bao gồm nhiều cấp cấu trúc bắt đầu từ một cổng logic đơn giản đến xây dựng tả cho một hệ thống hoàn thiện Thực chất của việc tả theo hình cấu trúc là tả các phần tử con bên trong hệ thống và sự kết nối của các phần tử con đó tả cú pháp: architecture identifier... cụ thiết kế cung cấp việc truyền thông tin liền mạch giữa Quartus với các công cụ thiết kế phần cứng EDA khác Quartus II cũng có thể đọc các file mạch (netlist) EDIF chuẩn, VHDL và Verilog HDL cũng như tạo ra các file netlist này - Quartus II có môi trường thiết kế đồ họa giúp nhà thiết kế dễ dàng viết mã, biên dịch, soát lỗi, phỏng NỘI DUNG BÀI GIẢNG LÝ THUYẾT 1.1 Giới thiệu công nghệ thiết kế. .. thiết kế có thể trao đổi tả mức cao của các hệ thống con trong một hệ thống lớn (trong đó các hệ con đó được thiết kế độc lập) - Khả năng hỗ trợ thiết kế mức lớn và khả năng sử dụng lại các thiết kế: VHDL được phát triển như một ngôn ngữ lập trình bậc cao, vì vậy nó có thể được sử dụng để thiết kế một hệ thống lớn với sự tham gia của một nhóm nhiều người Bên trong ngôn ngữ VHDL có nhiều tính năng...  Phần mềm Quartus II sử dụng bộ tích hợp NativeLink @ với các công cụ thiết kế cung cấp việc truyền thông tin liền mạch giữa Quartus với các công cụ thiết kế phần cứng EDA khác  Quartus II cũng có thể đọc các file mạch (netlist) EDIF chuẩn, VHDL và Verilog HDL cũng như tạo ra các file netlist này  Quartus II có môi trường thiết kế đồ họa giúp nhà thiết kế dễ dàng viết mã, biên dịch, soát lỗi, mô. .. lựa chọn công nghệ, phương pháp thiết kế trong khi chỉ sử dụng một ngôn ngữ duy nhất VHDL có một số ưu điểm hơn so các ngôn ngữ phỏng phần cứng khác hẳn là: - Khả năng được hỗ trợ bởi nhiều công nghệ và nhiều phương pháp thiết kế: VHDL cho phép thiết kế bằng nhiều phương pháp ví dụ phương pháp thiết kế từ trên xuống, hay từ dưới lên dựa vào các thư viện sẵn có VHDL cũng hỗ trợ cho nhiều loại công... phỏng Với Quartus có thể kết hợp nhiều kiểu file trong 1 dự án thiết kế phân cấp Có thể dùng bộ công cụ tạo đồ khối (Quartus Block Editor) để tạo ra đồ khối tả thiết kế ở mức cao, sau đó dùng các đồ khối khác, các bản vẽ như: AHDL Text Design Files (.tdf), EDIF Input Files (.edf), VHDL Design Files (.vhd), and Verilog HDL Design Files (.v) để tạo ra thành phần thiết kế mức thấp Quartus II . HỌC PHẦN 1. Tên học phần: Thiết kế số dùng ngôn ngữ mô tả phần cứng Mã số: 2. Số tín chỉ : 02 3. Tính chất học phần: Bắt buộc. 4. Học phần thay thế, tương đương: Không. 5. Phân bổ thời gian giảng. NGHIỆP KHOA ĐIỆN - ĐIỆN TỬ - BỘ MÔN ĐIỆN TỬ BÀI GIẢNG THIẾT KẾ SỐ DÙNG NGÔN NGỮ MÔ TẢ PHẦN CỨNG Đối tượng: HSSV trình độ Đại học, Cao đẳng, TCCN Ngành đào tạo: Dùng chung cho Khối ngành Công. thống số. VHDL là một ngôn ngữ độc lập không gắn với bất kỳ một phương pháp thiết kế, một bộ mô tả hay công nghệ phần cứng nào. Người thiết kế có thể tự do lựa chọn công nghệ, phương pháp thiết kế
- Xem thêm -

Xem thêm: BÀI GIẢNG THIẾT KẾ SỐ DÙNG NGÔN NGỮ MÔ TẢ PHẦN CỨNG docx, BÀI GIẢNG THIẾT KẾ SỐ DÙNG NGÔN NGỮ MÔ TẢ PHẦN CỨNG docx, BÀI GIẢNG THIẾT KẾ SỐ DÙNG NGÔN NGỮ MÔ TẢ PHẦN CỨNG docx, MỤC TIÊU CỦA CHƯƠNG, c-Thuộc tính được định nghĩa bởi người dùng

Gợi ý tài liệu liên quan cho bạn